使用開源verilog仿真工具進(jìn)行文件的編譯和仿真
一、本文將介紹如何使用Icarus Verilog+GTKWave來進(jìn)行verilog文件的編譯和仿真。
Icarus VerilogIcarus Verilog極其小巧，支持全平臺Windows+Linux+MacOS，并且源代碼開源。通過tb文件可以生成對應(yīng)的仿真波形數(shù)據(jù)文件。
通過GTKWave可以查看仿真波形圖，支持將Verilog轉(zhuǎn)換為VHDL文件。
1.安裝iverilog：
sudoapt-getinstalliverilog
安裝完成查看版本
iverilog-v
2.安裝gtkwave:
sudoapt-getinstallgtkwave
安裝完成查看版本
gtkwave-v
tb中添加:
3.編譯:
進(jìn)入文件目錄，輸入命令：
iverilog*.v
編譯完成出現(xiàn).out文件
生成.vcd文件
vppa.out
執(zhí)行后產(chǎn)生的文件如下：
4.用GTKWave打開VCD文件：
gtkwaveglitch.vcd
執(zhí)行完成后，彈出界面
添加波形的時候卡死，可能是glitch.vcd文件太大；
解決：
gtkwave,icarus支持vcd,lxt,lxt2 dump.
vcd通用但vcd dump太大，gtkwave不能很好的查看波形，導(dǎo)致崩潰。
所以最好之前用lxt或?qū)cd轉(zhuǎn)化為lxt格式。lxt格式是gtkwave的專用格式。
cpglitch.vcdglitch.lxt
添加波形
5.Verilog轉(zhuǎn)換為VHDL
將glitch.v文件轉(zhuǎn)換為VHDL文件glitch.vhd
iverilog-tvhdl-oglitch.vhdglitch.v
審核編輯：郭婷
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
仿真
+關(guān)注
關(guān)注
54文章
4483瀏覽量
138280 -
Verilog
+關(guān)注
關(guān)注
30文章
1374瀏覽量
114530
原文標(biāo)題：開源verilog仿真工具 | iverilog+GTKWave
文章出處：【微信號：zhuyandz，微信公眾號：FPGA之家】歡迎添加關(guān)注！文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關(guān)推薦
熱點推薦
一文詳解SystemC仿真庫的編譯
AMD Vivado 設(shè)計套件以文件和庫的形式提供仿真模型。仿真庫包含器件和 IP 的行為和時序模型。編譯后的庫可供多個設(shè)計項目使用。用戶必須在設(shè)計
如何選擇適合的智駕仿真工具進(jìn)行場景生成和測試？
在自動駕駛技術(shù)日益發(fā)展的背景下，選擇合適的智駕仿真工具進(jìn)行場景生成和測試顯得尤為重要。該工具不僅需要支持高精度的場景重建，還需滿足多種環(huán)境條件和傳感器模型的兼容性。本文將深入探討如何評
【產(chǎn)品介紹】Modelsim：HDL語言仿真軟件
概述ModelSim是業(yè)界最優(yōu)秀的HDL語言仿真軟件，它能提供友好的仿真環(huán)境，是業(yè)界唯一的單內(nèi)核支持VHDL和Verilog混合仿真的仿真器
利用 NucleiStudio IDE 和 vivado 進(jìn)行軟硬件聯(lián)合仿真
;${BuildArtifactFileBaseName}.verilog";
使編譯之后能生成.verilog文件。
4.編譯
發(fā)表于 11-05 13:56
使用NucleiStudio生成tb仿真需要的.verilog文件
打開仿真頂層文件tb_top.v，存放在ITCM模塊里面的指令是通過readmemh函數(shù)讀入.verilog文件實現(xiàn)的：
下面通過對NucleiStudio IDE
發(fā)表于 11-05 07:07
Hbirdv2在vivado2018.3上的仿真工作
可以在官方給的文件中獲得實例.verilog文件，如果我們想要仿真自己C程序編譯出來的對應(yīng).verilo
發(fā)表于 10-31 08:43
在Ubuntu 虛擬機(jī)中使用verilator對蜂鳥E203內(nèi)核進(jìn)行仿真
verilator將核心模塊進(jìn)行C++化，然后編譯鏈接生成可執(zhí)行文件并進(jìn)行仿真測試。
6.執(zhí)行以下命令進(jìn)
發(fā)表于 10-27 08:22
Vivado仿真e203_hbirdv2跑whetstone跑分（開源）
直接打開并進(jìn)行仿真的e203_hbirdv2工程，選擇的板子是DDR200T；提供可以在NucleiStudio_IDE直接打開并進(jìn)行編譯的whetstone源程序。
Github：h
發(fā)表于 10-27 07:21
在Linux系統(tǒng)下編譯C語言仿真蜂鳥E203（二）
的可執(zhí)行文件如下圖所示，使用的編譯工具為riscv-nuclei-elf-gcc
每次編譯程序時，需要 source setup.sh文件
發(fā)表于 10-24 13:38
vcs和vivado聯(lián)合仿真
path：設(shè)置仿真執(zhí)行文件的路徑，即安裝VCS目錄下的執(zhí)行指令位置；
（4）Command：當(dāng)你選擇完成后，會在此Command的窗口上顯示對應(yīng)的tcl指令，需要copy出來使用tcl指令界面編譯
發(fā)表于 10-24 07:28
Nucleistudio+Vivado協(xié)同仿真教程
編譯完成后，我們會在工程目錄下發(fā)現(xiàn)生成了.verilog文件，此即為我們仿真需用到的文件，可以將改文
發(fā)表于 10-23 06:22
Linux使用coremark程序進(jìn)行vcs仿真的注意事項
coremark.h中額外定義CFG_SIMULATION，使得該程序執(zhí)行的輪數(shù)iteration=2來加快仿真速度：
修改完c程序后，我們需要對其進(jìn)行重新編譯，在上述終端中執(zhí)行make clean 然后執(zhí)行
發(fā)表于 10-20 09:02
ESP32驅(qū)動SPIFFS進(jìn)行文件操作
本篇文章介紹如何在ESP32開發(fā)板上使用SPIFFS（SPI Flash File System）進(jìn)行文件操作。看下如何初始化SPIFFS文件系統(tǒng)、讀取文件、列出文件、刪除
大規(guī)模硬件仿真系統(tǒng)的編譯挑戰(zhàn)
大規(guī)模集成電路設(shè)計的重要工具。然而，隨著設(shè)計規(guī)模的擴(kuò)大和復(fù)雜度的增加，硬件仿真系統(tǒng)的編譯過程面臨著諸多挑戰(zhàn)。本文旨在探討基于FPGA的硬件仿真系統(tǒng)在
FPGA Verilog HDL語法之編譯預(yù)處理
的語句)。Verilog HDL編譯系統(tǒng)通常先對這些特殊的命令進(jìn)行“預(yù)處理”，然后將預(yù)處理的結(jié)果和源程序一起在進(jìn)行通常的編譯處理。
工商網(wǎng)監(jiān)
評論