LOD的手冊上，都會標注，輸入或輸出電容的最小容值，以避免振蕩。

本人特別膽小，擔心測試的時候，萬用表沒操作好，導致鉭電容爆炸，所以一般都會選擇陶瓷電容。

比如上面的電容要求10uF，我一般會考慮電容會隨溫度有變化，所以會選兩個10uF，或者一個22uF的電容。要求電壓為10V的話，我一般會留個50%~70%的余量，所以會選一個20V左右承受電壓的。自我感覺余量，已經(jīng)留的很充足了。

最近，在選電容的時候，仔細閱讀了一下特定型號的器件手冊，比如說GRM21BR61D106KE15，發(fā)現(xiàn)其容值在有直流電壓的情況下，幾乎是成線性下降，10uF的電容，在DC bias為12V的時候，降到2uF。

以前，我真是沒有注意到這一點。真是慚愧。

查找資料【1】，上面說，由于使用的材料的特性，X7R、X5R溫度特性的多層陶瓷電容，會隨著DC bias的增大而減小，C0G、U2J等特性的MLCC，其容值基本不受DC bias的影響。

鉭電容和電介質電容，其容值也不受電壓影響。

這讓我想起了，村田官網(wǎng)上，新提供的電容的Dynamic模型。當時我心里還疑惑，怎么又整出來個動態(tài)模型呢?，F(xiàn)在，終于是明白了。今天還特意用ADS仿真了一下，確實是把DC bias的影響也考慮進去了。

審核編輯 ：李倩