91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

CPU Cache偽共享問題

程序喵大人 ? 來源:程序喵大人 ? 作者:程序喵大人 ? 2022-12-12 09:17 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

先看下這兩段代碼:

代碼段1:

const int row = 10240;
const int col = 10240;
int matrix[row][col];
int TestRow() {
  //按行遍歷
  int sum_row = 0;
  for (int r = 0; r < row; r++) {
    for (int c = 0; c < col; c++) {
      sum_row += matrix[r][c];
    }
  }
  return sum_row;
}

代碼段2:

int TestCol() {
  //按列遍歷
  int sum_col = 0;
  for (int c = 0; c < col; c++) {
    for (int r = 0; r < row; r++) {
      sum_col += matrix[r][c];
    }
  }
  return sum_col;
}

兩段代碼的目的相同,都是為了計算矩陣中所有元素的總和。

但有些區(qū)別:一個是按行遍歷元素做計算,一個是按列遍歷元素做計算。

它倆的運行速度有什么區(qū)別嗎?

如圖:

3234ccf4-79ba-11ed-8abf-dac502259ad0.png

32460802-79ba-11ed-8abf-dac502259ad0.png

圖中可以看到,行遍歷的代碼速度比列遍歷的代碼速度快很多。

為什么按行遍歷的代碼比按列遍歷的代碼速度快?這里就是CPU Cache在起作用。

什么是CPU Cache?

可以先看下這個存儲器相關(guān)的金字塔圖:

325369fc-79ba-11ed-8abf-dac502259ad0.png

從下到上,空間雖然越來越小,但是處理速度越來越快,相應(yīng)的,設(shè)備價格也越來越貴。

圖中的寄存器和主存估計大家都知道,那中間的L1 、L2、L3是什么?它們起到了什么作用?

它們就是CPU 的Cache,如下圖:

32630e66-79ba-11ed-8abf-dac502259ad0.png

可以理解為CPU Cache就是CPU與主存之間的橋梁。

當(dāng)CPU想要訪問主存中的元素時,會先查看Cache中是否存在,如果存在(稱為Cache Hit),直接從Cache中獲取,如果不存在(稱為Cache Miss),才會從主存中獲取。Cache的處理速度比主存快得多。

所以,如果每次訪問數(shù)據(jù)時,都能直接從Cache中獲取,整個程序的性能肯定會更高。

那,如何提高CPU Cache的命中率?

這里我不多介紹,感興趣的直接移步到我這篇文章:https://mp.weixin.qq.com/s/iKWQZxn6XYKU9KnlBRynfg

但CPU Cache這里還有個小問題,看下這兩段代碼:

代碼段1:

struct Point {
  std::atomic<int> x;
  // char a[128];
  std::atomic<int> y;
};
void Test() {
  Point point;
  std::thread t1(
      [](Point *point) {
        for (int i = 0; i < 100000000; ++i) {
          point->x += 1;
        }
      },
      &point);
  std::thread t2(
      [](Point *point) {
        for (int i = 0; i < 100000000; ++i) {
          point->y += 1;
        }
      },
      &point);
  t1.join();
  t2.join();
}

代碼段2:

struct Point {
  std::atomic<int> x;
  char a[128];
  std::atomic<int> y;
};
void Test() {
  Point point;
  std::thread t1(
      [](Point *point) {
        for (int i = 0; i < 100000000; ++i) {
          point->x += 1;
        }
      },
      &point);
  std::thread t2(
      [](Point *point) {
        for (int i = 0; i < 100000000; ++i) {
          point->y += 1;
        }
      },
      &point);
  t1.join();
  t2.join();
}

兩端代碼的核心邏輯都是對Point結(jié)構(gòu)體中的x和y不停+1。只有一點區(qū)別就是在中間塞了128字節(jié)的數(shù)組。

它們的執(zhí)行速度卻相差很大。

328d20a2-79ba-11ed-8abf-dac502259ad0.png

32a70d0a-79ba-11ed-8abf-dac502259ad0.png

帶128的比不帶128的代碼,執(zhí)行速度快很多。

為什么?

看過我上面文章的同學(xué)應(yīng)該就知道,每個CPU都有自己的L1和L2 Cache,而Cache line的大小一般是64字節(jié),如果x和y之間沒有128字節(jié)的填充,它倆就會在同一個Cache line上。

代碼中開了兩個線程,兩個線程大概率會運行在不同的CPU上,每個CPU有自己的Cache。

當(dāng)CPU1操作x時,會把y裝載到Cache中,其他CPU對應(yīng)的的Cache line失效。

然后CPU2加載y,會觸發(fā)Cache Miss,它后面又把x裝載到了自己的Cache中,其他CPU對應(yīng)的Cache line失效。

然后CPU1操作x時,又觸發(fā)Cache Miss。

它倆就會是大體這個流程:

32b498b2-79ba-11ed-8abf-dac502259ad0.png

繁的觸發(fā)Cache Miss,導(dǎo)致程序的性能相當(dāng)差。

而如果x和y中間加了128字節(jié)的填充,x和y不在同一個Cache line上,不同CPU之前不會影響,它倆都會頻繁的命中自己的Cache,整個程序性能就會很高,這就是傳說中的False Sharing問題。

所以我們寫代碼時,可以基于此做深一層思考,如果我們寫單線程程序,最好保證訪問的數(shù)據(jù)能夠相鄰,在一個Cache line上,可以盡可能的命中Cache。

如果寫多線程程序,最好保證訪問的數(shù)據(jù)有間隔,讓它們不在一個Cache line上,減少False Sharing的頻率。

上述內(nèi)容源于前一段的技術(shù)分享,完整PPT在一個優(yōu)質(zhì)的C++學(xué)習(xí)圈里,來一起鉆研C++吧。


審核編輯 :李倩


聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • cpu
    cpu
    +關(guān)注

    關(guān)注

    68

    文章

    11275

    瀏覽量

    224916
  • 程序
    +關(guān)注

    關(guān)注

    117

    文章

    3846

    瀏覽量

    85217
  • 代碼
    +關(guān)注

    關(guān)注

    30

    文章

    4967

    瀏覽量

    73937
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    請問030系列集成的PreFetch 和 Cache怎么用呀?

    各位大佬,030系列集成的PreFetch 和 Cache怎么用呀?有這方面的demo或者pdf操作流程么?
    發(fā)表于 01-19 07:07

    如何在LTspice仿真中實現(xiàn)隨機數(shù)和真隨機數(shù)的生成

    本文討論如何在LTspice仿真中利用flat()、gauss()和mc()函數(shù)來實現(xiàn)隨機數(shù)和真隨機數(shù)的生成,并介紹如何使用設(shè)置面板的Hacks部分中的 Use the clock
    的頭像 發(fā)表于 01-09 14:08 ?4607次閱讀
    如何在LTspice仿真中實現(xiàn)<b class='flag-5'>偽</b>隨機數(shù)和真隨機數(shù)的生成

    采用Prefetch+Cache架構(gòu)有什么優(yōu)勢?

    我看官方說,采用Prefetch+Cache架構(gòu)同頻CoreMark 計算力/功耗比超越同類產(chǎn)品,這優(yōu)勢就是低功耗么?要是具體芯片比較的話,應(yīng)該怎么比?
    發(fā)表于 12-11 07:35

    spi psram靜態(tài)存儲器的特點是什么

    PSRAM之所以被稱為"靜態(tài)"存儲器,主要是因為其采用類SRAM的接口協(xié)議:只需要提供地址和讀寫命令就可以實現(xiàn)數(shù)據(jù)存取,無需像傳統(tǒng)DRAM一樣需要內(nèi)存控制器定期刷新數(shù)據(jù)單元。
    的頭像 發(fā)表于 10-23 14:29 ?406次閱讀

    gd32h737 開啟cache程序跑飛是哪里的問題?

    gd32h737 在rtthread 4.1.1版本上運行,開啟cache功能,程序跑飛,JLink連接失敗的。錯誤信息沒有。配置方式的說明嗎? /*! briefenable the CPU
    發(fā)表于 09-11 08:28

    物聯(lián)網(wǎng)設(shè)備識別與規(guī)避蜂窩移動網(wǎng)絡(luò)基站的技術(shù)方案

    在蜂窩移動網(wǎng)絡(luò)中,基站已成為物聯(lián)網(wǎng)設(shè)備面臨的重要安全威脅。基站通過模擬合法基站信號,利用更高的功率強制物聯(lián)網(wǎng)設(shè)備連接,從而獲取設(shè)備信息或進(jìn)行惡意通信。隨著物聯(lián)網(wǎng)設(shè)備數(shù)量的快速增長,以及在關(guān)鍵
    的頭像 發(fā)表于 09-02 16:55 ?1242次閱讀
    物聯(lián)網(wǎng)設(shè)備識別與規(guī)避蜂窩移動網(wǎng)絡(luò)<b class='flag-5'>偽</b>基站的技術(shù)方案

    真隨機數(shù)和隨機數(shù)的區(qū)別

    隨機數(shù)在當(dāng)前程序運行環(huán)境中是一種常用參數(shù),目前主要分為兩種,隨機數(shù)和真隨機數(shù),本期我們就來講一下二者的區(qū)別。
    的頭像 發(fā)表于 08-27 17:46 ?2626次閱讀

    RFID標(biāo)簽在共享經(jīng)濟的應(yīng)用

    二、RFID標(biāo)簽在共享經(jīng)濟中的優(yōu)勢1.高效率:RFID可以快速批量讀取信息,大幅縮短操作時間,提高管理效率。2.準(zhǔn)確性:RFID減少了人工操作的錯誤率,提高了共享資源管理的準(zhǔn)確性和可靠性。3.實時性
    的頭像 發(fā)表于 07-07 15:22 ?505次閱讀
    RFID標(biāo)簽在<b class='flag-5'>共享</b>經(jīng)濟的應(yīng)用

    單核CPU網(wǎng)關(guān)和雙核CPU網(wǎng)關(guān)有什么區(qū)別

    單核CPU網(wǎng)關(guān)與雙核CPU網(wǎng)關(guān)的核心區(qū)別在于處理能力、多任務(wù)效率、性能表現(xiàn)及適用場景,雙核CPU網(wǎng)關(guān)在多任務(wù)處理、復(fù)雜計算和響應(yīng)速度上具有顯著優(yōu)勢,而單核CPU網(wǎng)關(guān)則更適合輕量級、低負(fù)
    的頭像 發(fā)表于 07-05 14:37 ?1043次閱讀

    高性能緩存設(shè)計:如何解決緩存共享問題

    在多核高并發(fā)場景下, 緩存共享(False Sharing) 是導(dǎo)致性能驟降的“隱形殺手”。當(dāng)不同線程頻繁修改同一緩存行(Cache Line)中的獨立變量時,CPU緩存一致性協(xié)議會
    的頭像 發(fā)表于 07-01 15:01 ?756次閱讀
    高性能緩存設(shè)計:如何解決緩存<b class='flag-5'>偽</b><b class='flag-5'>共享</b>問題

    STM32H7的MPU配置與D-Cache沖突如何解決???

    現(xiàn)象??: STM32H743 MPU 與 D-Cache 沖突問題詳細(xì)描述** 硬件環(huán)境 MCU 型號 :STM32H743VIT6 開發(fā)板 :自定義板(或 STM32H743I-EVAL 等
    發(fā)表于 06-23 17:32

    信創(chuàng)國產(chǎn)CPU推薦

    cpu
    jf_10805031
    發(fā)布于 :2025年04月23日 17:20:43

    如何在NXP MCU上啟用D-Cache?

    Data Cache,我已經(jīng)能夠減少其他 MCU 的推理時間。我想知道如何在 NXP MCU 上啟用 D-Cache。任何其他性能提升策略也受到歡迎。
    發(fā)表于 03-27 07:48

    請問驚鴻7110是否支持cache維護(hù)指令?

    驚鴻7110是就sifive u74處理器的。查看了一下u74手冊,它是有專門的cache維護(hù)指令CFLUSH.D.L1。在賽昉官方版本編譯不通過。請問一下大佬,這個怎么解決呀?
    發(fā)表于 03-10 07:24

    腦電跡系列之腦電跡處理與技術(shù)剖析

    在上一篇系列文章中了解到,腦電信號反映大腦神經(jīng)元活動,在神經(jīng)科學(xué)研究、臨床診斷、腦機接口等領(lǐng)域應(yīng)用廣泛。但腦電信號幅值微弱極易受跡干擾。這些跡降低信號信噪比,增加數(shù)據(jù)變異性,導(dǎo)致實驗結(jié)果偏差
    的頭像 發(fā)表于 03-04 20:24 ?2464次閱讀
    腦電<b class='flag-5'>偽</b>跡系列之腦電<b class='flag-5'>偽</b>跡處理與技術(shù)剖析