I2C總線為什么要接上拉電阻

1、根據(jù)I2C總線規(guī)范，總線空閑時(shí)兩根線都必須為高；
這是規(guī)定，動(dòng)不了的，不然什么叫標(biāo)準(zhǔn)呢？其實(shí)所謂的這個(gè)神圣的標(biāo)準(zhǔn)也并不是多么邪乎，你想啊，只有是高的才能拉成低的，難道誰(shuí)可以把低的拉成高的嗎？所以這是之所以規(guī)定空閑時(shí)必須為高的一個(gè)原因，要是保持“低”的話，那是不可能成為“多主”總線的。
2、上拉電阻的問(wèn)題；
其實(shí)各個(gè)I2C接口工作時(shí)只檢測(cè)高、低電平，管你有沒(méi)有什么上拉電阻呢！
但問(wèn)題是，你要是直接接電源的來(lái)實(shí)現(xiàn)高的話，一旦其他器件拉低時(shí)豈不危險(xiǎn)？
所以，這個(gè)上拉電阻有保護(hù)作用。如果你確信直接接電源沒(méi)問(wèn)題（比如有短路保護(hù)等，呵呵），也可以試一試，問(wèn)題的關(guān)鍵是主器件要能正確的拉低或置高，從器件要能明確地區(qū)分高、低就可以了，這是問(wèn)題的關(guān)鍵，當(dāng)然，還有時(shí)序問(wèn)題，不能混亂！
STM32f103的I2C例程：

理論上，軟件IIC可以使用任何通用引腳。
有人用PA2和PA3進(jìn)行IIC通信。

3、電阻大小的問(wèn)題；
最直接的，牽涉到兩方面的問(wèn)題，首先是功耗的問(wèn)題，其次是速度的問(wèn)題，二者是矛盾的！如果你想盡量提高速度，那么就牽涉到總線電容的問(wèn)題，其實(shí)很容易理解，上拉電阻與總線的電容形成了RC，高速時(shí)將直接影響通訊！因?yàn)榭偩€拉高時(shí)有個(gè)充電時(shí)間以及高電平的閥值，如果還沒(méi)有充電到足以保證從器件可以識(shí)別的高電平的閥值時(shí)主器件就以為完成了一個(gè)總線動(dòng)作的話，那么通訊肯定是不能進(jìn)行的！
如果你想盡可能降低功耗，那么就要盡可能增大電阻以最大可能的減小電路各部分的消耗電流從而實(shí)現(xiàn)整體降低功耗！但不可能無(wú)限大，否則充電時(shí)間你會(huì)受不了的！

備注：

I2C的上拉電阻可以是1.5K，2.2K，4.7K， 電阻的大小對(duì)時(shí)序有一定影響，對(duì)信號(hào)的上升時(shí)間和下降時(shí)間也有影響，一般接1.5K或2.2K

I2C上拉電阻確定有一個(gè)計(jì)算公式：
Rmin＝{Vdd(min)-0.4V}/3mA
Rmax=(T/0.874) *c, T=1us 100KHz, T=0.3us 400KHz
C是Bus capacitance
Rp最大值由總線最大容限（Cbmax)決定,Rp最小值由Vio與上拉驅(qū)動(dòng)電流（最大取3mA)決定；
于是 Rpmin=5V/3mA≈1.7K(@Vio=5V)或者2.8V/3mA≈1K(@Vio=2.8V)

Rpmax的取值：參考周公的I2C總線規(guī)范中文版P33圖39與P35圖44

標(biāo)準(zhǔn)模式，100Kbps總線的負(fù)載最大容限<=400pF；快速模式，400Kbps總線的負(fù)載最大容限<=200pF,根據(jù)具體使用情況、目前的器件制造工藝、PCB的走線距離等因素以及標(biāo)準(zhǔn)的向下兼容性，設(shè)計(jì)中以快速模式為基礎(chǔ)，即總線負(fù)載電容<200pF，也就是傳輸速度可以上到400Kbps是不成問(wèn)題的。于是Rpmax可以取的范圍是1.8K~7K @ Vio=5V對(duì)應(yīng)50pF~200pF

上拉電阻阻值的確定

由于I2C接口采用Open Drain機(jī)制，器件本身只能輸出低電平，無(wú)法主動(dòng)輸出高電平，只能通過(guò)外部上拉電阻RP將信號(hào)線拉至高電平。因此I2C總線上的上拉電阻是必須的！

RP不宜過(guò)小，一般不低于1KΩ

一般IO端口的驅(qū)動(dòng)能力在2mA～4mA量級(jí)。如果RP阻值過(guò)小，VDD灌入端口的電流將較大，這導(dǎo)致端口輸出的低電平值增大(I2C協(xié)議規(guī)定，端口輸出低電平的最高允許值為0.4V)；如果灌入端口的電流過(guò)大，還可能損壞端口。故通常上拉電阻應(yīng)選取不低于1KΩ的電阻（當(dāng)VDD＝3V時(shí)，灌入電流不超過(guò)3mA）。

RP不宜過(guò)大，一般不高于10KΩ

由于端口輸出高電平是通過(guò)RP實(shí)現(xiàn)的，線上電平從低到高變化時(shí)，電源通過(guò)RP對(duì)線上負(fù)載電容CL充電，這需要一定的時(shí)間，即上升時(shí)間。端口信號(hào)的上升時(shí)間可近似用充電時(shí)間常數(shù)RPCL乘積表示。

信號(hào)線負(fù)載電容（對(duì)地）由多方面組成，包括器件引腳、PCB信號(hào)線、連接器等。如果信號(hào)線上掛有多個(gè)器件，負(fù)載電容也會(huì)增大。比如總線規(guī)定，對(duì)于的400kbps速率應(yīng)用，信號(hào)上升時(shí)間應(yīng)小于300ns；假設(shè)線上CL為20PF，可計(jì)算出對(duì)應(yīng)的RP值為15KΩ。

如果RC充電時(shí)間常數(shù)過(guò)大，將使得信號(hào)上升沿變化緩慢，達(dá)不到數(shù)據(jù)傳輸?shù)囊蟆?/p>

因此一般應(yīng)用中選取的都是幾KΩ量級(jí)的上拉電阻，比如都選取4K7的電阻。

小阻值的RP電阻增大了端口Sink電流，故在可能的情況下，RP取值應(yīng)稍大一點(diǎn)，以減少耗電。另外，通產(chǎn)情況下，SDA,SCL兩條線上的上拉電阻取值是一致的，并上拉到同一電源上。

PCB布局布線與抗干擾設(shè)計(jì)

I2C信號(hào)線屬于低速控制線，在手機(jī)PCB設(shè)計(jì)時(shí)，按通常的控制IO對(duì)待即可，無(wú)需做特別的保護(hù)設(shè)計(jì)，一般不用擔(dān)心受到噪聲源干擾。

但在一些特定的情況下，比如折疊、滑蓋機(jī)型中，I2C的兩根信號(hào)線需要通過(guò)轉(zhuǎn)軸或滑軌處的FPC，此時(shí)由于信號(hào)路徑比較長(zhǎng)，距離天線比較近，而且Open drain的輸出級(jí)對(duì)地阻抗大，對(duì)干擾比較敏感，因此比較容易受到RF信號(hào)源的干擾。在這種情況下，就應(yīng)適當(dāng)注意對(duì)I2C信號(hào)線的保護(hù)。比如I2C兩條信號(hào)線（SDA,SCL）等長(zhǎng)度地平行走線，兩邊加地線進(jìn)行保護(hù)，避免臨近層出現(xiàn)高速信號(hào)線等。

上拉電阻應(yīng)安置在OD輸出端附近。當(dāng)I2C總線上主從器件（Master& Slave）兩端均為OD輸出時(shí)，電阻放置在信號(hào)路徑的中間位置。當(dāng)主設(shè)備端是軟件模擬時(shí)序，而從設(shè)備是OD輸出時(shí)，應(yīng)將電阻安置在靠近從設(shè)備的位置。

I2C協(xié)議還定義了串聯(lián)在SDA、SCL線上電阻Rs。該電阻的作用是，有效抑制總線上的干擾脈沖進(jìn)入從設(shè)備，提高可靠性。這個(gè)電阻的選擇一般在100～200ohm左右。當(dāng)然,這個(gè)電阻并不是必須的，在惡劣噪聲環(huán)境中，可以選用。

比如常用的FM接收模塊或者Capsense觸摸感應(yīng)功能塊，都是通過(guò)I2C接口控制的。I2C接口信號(hào)從處理器出發(fā)，經(jīng)過(guò)PCB上的信號(hào)路徑，進(jìn)入上述電路單元。I2C信號(hào)線上載有一定干擾，這種干擾雖然幅度并不很大，但還是會(huì)影響敏感的FM接收模塊或Capsense觸摸感應(yīng)功能塊。此時(shí)，可以通過(guò)在靠近FM模塊或觸摸感應(yīng)模塊的I2C信號(hào)線上串接Rs電阻，即可有效降低干擾的影響。此外，上拉電阻端的電源也要進(jìn)行退耦處理。

軟件模擬I2C時(shí)序

由于一般的I2C應(yīng)用速率并不高（400kbps），使用處理器的IO口模擬I2C波形,完全可以勝任（處理器一般擔(dān)任Master，占有I2C通信的控制權(quán)，無(wú)需擔(dān)心隨機(jī)的I2C通信服務(wù)中斷其他任務(wù)的執(zhí)行）。

處理器分配給I2C任務(wù)的IO口，要求可以輸出高低電平，還能配置為輸入端口。處理器根據(jù)總線規(guī)范以及從設(shè)備的時(shí)序要求，利用2條IO信號(hào)線，模擬I2C接口時(shí)序波形，進(jìn)行I2C通信。

處理器發(fā)送數(shù)據(jù)時(shí)，通過(guò)IO口輸出高電平，上升時(shí)間基本與外部上來(lái)電阻阻值無(wú)關(guān)，且比用外部上拉電阻上拉到高電平快很多。處理器在接受數(shù)據(jù)時(shí)，即便上拉電阻阻值選的大一些，從設(shè)備輸出數(shù)據(jù)的波形上升沿緩慢，但由于處理器使用軟件采樣的而非硬件采樣，因此，對(duì)數(shù)據(jù)傳輸?shù)慕Y(jié)果并不影響。也就是說(shuō)，使用IO口模擬I2C時(shí)序時(shí)，上拉電阻阻值可以適當(dāng)選的大一些。

需要指出的是，使用軟件模擬最多只能完成單Master的應(yīng)用，對(duì)于多Master應(yīng)用，由于需要進(jìn)行總線控制權(quán)的仲裁管理，使用軟件模擬的方法很難完成。

I2C總線空閑的時(shí)候，兩條信號(hào)線應(yīng)該維持高電平。否則，上拉電阻上會(huì)有耗電。特別是在上電過(guò)程中，IO線上電平也應(yīng)保持在高電平狀態(tài)。也就是說(shuō)：當(dāng)Master的I2C使用的是IO軟件模擬時(shí)，一定要保證該兩個(gè)IO上電默認(rèn)均為輸入（或高阻）或者輸出高電平，切不可默認(rèn)為輸出低電平。IO默認(rèn)為輸入時(shí)，可以通過(guò)外部上拉電阻將I2C信號(hào)線拉至高電平。

I2C應(yīng)用中上拉電阻電源問(wèn)題

在部中分應(yīng)用中，還存在主從設(shè)備以及上拉電阻電源不一致的情況，比如Camera模組。在很多設(shè)計(jì)方案中，Camera模組不工作時(shí)，并不是進(jìn)入Power Down模式，而是直接關(guān)閉模組供電VDDS。此時(shí)，處理器與模組相互連接的所有信號(hào)線都應(yīng)該進(jìn)入高阻態(tài)，否則就會(huì)有電流漏入模組；而對(duì)于此時(shí)的I2C控制信號(hào)線來(lái)說(shuō)，由于上拉電阻的存在，必須關(guān)斷上拉電阻電源VDDP。如果上拉電阻使用的是系統(tǒng)電源VDDM（VDDP=VDDM），無(wú)法關(guān)閉，就會(huì)有漏電流進(jìn)入模組；因此這種情況下，應(yīng)該使用VDDS作為上拉電阻電源（VDDP=VDDS），這樣上拉電阻電源與Slave電源即可同時(shí)關(guān)閉,切斷了漏電路徑。

另外需要注意的是，在上述應(yīng)用實(shí)例中選擇的IO，應(yīng)該選取上電默認(rèn)為輸入（或高阻）才行。

總的來(lái)說(shuō)：電源電壓限制了上拉電阻的最小值 ；負(fù)載電容（總線電容）限制了上拉電阻的最大值
補(bǔ)充：在I2c總線可以串連300歐姆電阻RS可以用于防止SDA和SCL線的高電壓毛刺: I2c從設(shè)備的數(shù)量受總線電容,<=400pF的限制

做過(guò)I2C碰到過(guò)各種問(wèn)題，多半是上拉電阻或者控制器時(shí)鐘的問(wèn)題。沒(méi)上拉電阻或者上拉電阻過(guò)大，都會(huì)導(dǎo)致不穩(wěn)定而出現(xiàn)尋址不到的問(wèn)題。

審核編輯 黃昊宇