逐次逼近寄存器（SAR）ADC的謎團(tuán)之一（或者至少是造成相當(dāng)混亂的原因）是計(jì)算其精確 系統(tǒng)級(jí)別的電源要求。數(shù)據(jù)表可能會(huì)令人困惑 此規(guī)范。

SAR ADC提供測(cè)量輸入信號(hào)的低功耗方法。很多時(shí)候， 功耗與采樣率成正比，因此非常 高效的測(cè)量系統(tǒng)。這意味著為了計(jì)算 ADC的總功耗，所有電源引腳均需計(jì)入 帳戶。

通常，在SAR轉(zhuǎn)換器上，有三種潛在的功耗 導(dǎo)軌：VDD電源、基準(zhǔn)輸入和數(shù)字接口 I/O 電源。

五世DD電源為模擬電路和ADC內(nèi)核供電。

在需要外部基準(zhǔn)的SAR上，基準(zhǔn)輸入是開關(guān)式 在SAR轉(zhuǎn)換位試驗(yàn)期間消耗充電電流的電容器。 這可能是功耗的重要來源，具體取決于 ADC吞吐速率和內(nèi)部電容DAC的尺寸。越高 ADC吞吐量、更多的轉(zhuǎn)換位試驗(yàn)（電容充電）以及 因此，容性DAC陣列消耗的電流更大。

同樣，更大的電容DAC意味著更多的電容充電，這 導(dǎo)致更高的電流消耗。如果電容DAC很大，可能會(huì)造成問題 到參考驅(qū)動(dòng)電路，并且更高功率的參考電路可以 是必需的。模擬輸入也是如此，其中更強(qiáng)大的 在 收購。有時(shí)與模擬輸入相關(guān)的附加電路可以 由基準(zhǔn)供電，這會(huì)進(jìn)一步增加功耗。 一些ADC具有內(nèi)部基準(zhǔn)電壓緩沖器，用于提供基準(zhǔn)電壓輸入 高阻抗。在這種情況下，緩沖區(qū)提供必要的引用 電流通過另一個(gè)電源引腳。

數(shù)字 I/O 電源的功耗取決于吞吐量/輸出 數(shù)據(jù)速率，以及數(shù)據(jù)輸出線路上的負(fù)載條件。再次，更高 ADC 吞吐量意味著數(shù)字 I/O 消耗的功率更高，因?yàn)?傳輸轉(zhuǎn)換后的數(shù)據(jù)需要更高的時(shí)鐘速率。任何電容式 數(shù)據(jù)輸出線路上的加載會(huì)增加數(shù)字I/O電流，因?yàn)?的充電和放電。數(shù)字I/O電流也將是輸出代碼 依靠;最壞的情況是交替的 1 和 0 是輸出。 通常，數(shù)字I/O電流應(yīng)使用存在 執(zhí)行大多數(shù)ADC輸出代碼，例如正弦輸入。在高 具有高時(shí)鐘速率的吞吐量ADC，數(shù)字功耗 界面可以變得非常重要。

許多數(shù)據(jù)手冊(cè)將引用V的功率DD僅供應(yīng)。你必須挖掘 進(jìn)入規(guī)格表以確定基準(zhǔn)和數(shù)字電源 電源要求。準(zhǔn)確測(cè)量功耗 從系統(tǒng)層面的角度來看，需要考慮所有三個(gè)輸入。

當(dāng)涉及到數(shù)據(jù)表時(shí)，尤其是像 功耗，需要考慮所有規(guī)格和 與上圖所示的AD7980 16位、1 MSPS PulSAR ADC一樣單獨(dú)表示。

審核編輯：郭婷