前段集成工藝（FEOL）
鍺硅（SiGe）外延（p-MOS源漏）
自 32 nm節(jié)點(diǎn)以來(lái)，CMOS 器件結(jié)構(gòu)已從多晶硅柵（如硅氧化/多晶硅結(jié)構(gòu)）和非應(yīng)變?cè)绰┙Y(jié)構(gòu)演變到利用高k柵介質(zhì)/金屬柵 (high-k/ Metal-Gate, HKMG)和應(yīng)變硅源漏，如圖所示。
其制造工藝流程如下：首先形成補(bǔ)償側(cè)墻(Offset Spacer)，經(jīng)n+/p+輕摻雜源漏后，選擇性地進(jìn)行圖形化，在p型源漏區(qū)先進(jìn)行干法刻蝕，使其凹陷適當(dāng)?shù)纳疃?30~100nm)；然后采用濕法各向異性刻蝕形成“鉆石”形腔（Diamond Cavity，又稱“∑”形狀）；接著外延鍺硅(SiGe）形成p-MOS 的源漏，p型摻雜可由原位硼摻雜或硼離子注入和快速熱退火（RTA) 來(lái)形成。p型源漏的鉆石形鍺硅面向溝道的鄰近尖點(diǎn)(DiamondTip)，可有效地增強(qiáng)沿溝道方向的壓應(yīng)力，因此也增強(qiáng)了溝道空穴遷移率。
審核編輯 ：李倩
聲明：本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
CMOS
+關(guān)注
關(guān)注
58文章
6217瀏覽量
242864 -
晶硅
+關(guān)注
關(guān)注
1文章
57瀏覽量
23437
原文標(biāo)題：前段集成工藝（FEOL）- 6
文章出處：【微信號(hào)：Semi Connect，微信公眾號(hào)：Semi Connect】歡迎添加關(guān)注！文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
集成電路制造中薄膜生長(zhǎng)工藝的發(fā)展歷程和分類(lèi)
薄膜生長(zhǎng)是集成電路制造的核心技術(shù)，涵蓋PVD、CVD、ALD及外延等路徑。隨技術(shù)節(jié)點(diǎn)演進(jìn)，工藝持續(xù)提升薄膜均勻性、純度與覆蓋能力，支撐銅互連、高k柵介質(zhì)及應(yīng)變器件發(fā)展。未來(lái)將聚焦低溫沉積、三維結(jié)構(gòu)適配與新材料集成，實(shí)現(xiàn)性能與可靠
集成電路制造中常用濕法清洗和腐蝕工藝介紹
集成電路濕法工藝是指在集成電路制造過(guò)程中，通過(guò)化學(xué)藥液對(duì)硅片表面進(jìn)行處理的一類(lèi)關(guān)鍵技術(shù)，主要包括濕法清洗、化學(xué)機(jī)械拋光、無(wú)應(yīng)力拋光和電鍍四大類(lèi)。這些工藝貫穿于芯片制造的多個(gè)關(guān)鍵環(huán)節(jié)，直
燕東微北電集成12英寸生產(chǎn)線工藝設(shè)備順利搬入
歲末冬安，圓夢(mèng)芯成。2025年12月10日，北京燕東微電子股份有限公司（688172.SH）旗下北京電控集成電路制造有限責(zé)任公司12英寸集成電路生產(chǎn)線項(xiàng)目（以下簡(jiǎn)稱“燕東微北電集成項(xiàng)目”）迎來(lái)
集成電路制造中薄膜刻蝕的概念和工藝流程
薄膜刻蝕與薄膜淀積是集成電路制造中功能相反的核心工藝：若將薄膜淀積視為 “加法工藝”（通過(guò)材料堆積形成薄膜），則薄膜刻蝕可稱為 “減法工藝”（通過(guò)材料去除實(shí)現(xiàn)圖形化）。通過(guò)這一 “減”
半導(dǎo)體外延工藝在哪個(gè)階段進(jìn)行的
半導(dǎo)體外延工藝主要在集成電路制造的前端工藝（FEOL）階段進(jìn)行。以下是具體說(shuō)明：所屬環(huán)節(jié)定位：作為核心步驟之一，外延屬于前端制造流程中的關(guān)鍵環(huán)節(jié)，其目的是在單晶襯底上有序沉積單晶材料以
半導(dǎo)體分層工藝的簡(jiǎn)單介紹
在指甲蓋大小的硅片上建造包含數(shù)百億晶體管的“納米城市”，需要極其精密的工程規(guī)劃。分層制造工藝如同建造摩天大樓：先打地基（晶體管層），再逐層搭建電路網(wǎng)絡(luò)（金屬互連），最后封頂防護(hù)（封裝層）。這種將芯片分為FEOL（前道工序） 與 BEOL（后道工序） 的智慧，正是半導(dǎo)體工業(yè)
CMOS超大規(guī)模集成電路制造工藝流程的基礎(chǔ)知識(shí)
本節(jié)將介紹 CMOS 超大規(guī)模集成電路制造工藝流程的基礎(chǔ)知識(shí)，重點(diǎn)將放在工藝流程的概要和不同工藝步驟對(duì)器件及電路性能的影響上。
半導(dǎo)體封裝工藝流程的主要步驟
半導(dǎo)體的典型封裝工藝流程包括芯片減薄、芯片切割、芯片貼裝、芯片互連、成型固化、去飛邊毛刺、切筋成型、上焊錫、打碼、外觀檢查、成品測(cè)試和包裝出庫(kù)，涵蓋了前段（FOL）、中段（EOL）、電鍍（plating）、后段（EOL）以及終測(cè)（final test）等多個(gè)關(guān)鍵環(huán)節(jié)。
概倫電子集成電路工藝與設(shè)計(jì)驗(yàn)證評(píng)估平臺(tái)ME-Pro介紹
ME-Pro是概倫電子自主研發(fā)的用于聯(lián)動(dòng)集成電路工藝與設(shè)計(jì)的創(chuàng)新性驗(yàn)證評(píng)估平臺(tái)，為集成電路設(shè)計(jì)、CAD、工藝開(kāi)發(fā)、SPICE模型和PDK專業(yè)從業(yè)人員提供了一個(gè)共用平臺(tái)。
CMOS集成電路的基本制造工藝
本文主要介紹CMOS集成電路基本制造工藝，特別聚焦于0.18μm工藝節(jié)點(diǎn)及其前后的變化，分述如下：前段工序（FrontEnd）；0.18μmCMOS
集成電路前段工藝的可靠性研究
在之前的文章中我們已經(jīng)對(duì)集成電路工藝的可靠性進(jìn)行了簡(jiǎn)單的概述，本文將進(jìn)一步探討集成電路前段工藝可靠性。
集成電路制造工藝中的High-K材料介紹
本文介紹了在集成電路制造工藝中的High-K材料的特點(diǎn)、重要性、優(yōu)勢(shì)，以及工藝流程和面臨的挑戰(zhàn)。
工商網(wǎng)監(jiān)
評(píng)論