自對(duì)準(zhǔn)硅化物 (Self -Aligned Silicide) 工藝
自對(duì)準(zhǔn)硅化物 (Self -Aligned Silicide) 工藝
傳統(tǒng)的 CMOS 工藝（如32nm或更早的節(jié)點(diǎn)上）是基于氧化硅/多晶硅結(jié)構(gòu)形成源漏的（即非 HKMG 和非應(yīng)變?cè)绰┑墓に嚵鞒蹋虼朔Q為先柵 ( Gate-First）工藝。在有源區(qū)和多晶硅柵區(qū)多采用同時(shí)形成硅化物的自對(duì)準(zhǔn)技術(shù)，如圖所示。
形成多晶硅柵和源漏之后，先用濕法或干法清除在有源區(qū) (AA)和多晶硅柵表面的氧化物，濺射一薄層（厚度范圍 10~20nm）金屬（鈷Co 或鎳Ni)，緊接著進(jìn)行第1次 RTA(溫度范圍為 400-550°C），與硅接觸的金屬發(fā)生反應(yīng)形成金屬硅化物（Metal Silicide)。然后，用 SC1 溶劑去掉氧化硅上剩余的未參與反應(yīng)的金屬，并進(jìn)行第2 次RTA（溫度約為 700°C)，在有源區(qū)和多晶硅柵區(qū)域上留有金屬硅化物，這一過程被稱為自對(duì)準(zhǔn)硅化物工藝。之后，沉積氮氧硅和磷硅玻璃（PSG)，并用CMP 進(jìn)行平坦化，再沉積一層 CVD 氧化物(TEOS-ox）來密封 PSG，形成柵-金屬層間介質(zhì) (Inter-Layer Dielectrie, ILD)。
審核編輯 ：李倩
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
CMOS
+關(guān)注
關(guān)注
58文章
6219瀏覽量
243022 -
多晶硅
+關(guān)注
關(guān)注
3文章
249瀏覽量
30678
原文標(biāo)題：中段集成工藝（MOL Integration Flow）- 1
文章出處：【微信號(hào)：Semi Connect，微信公眾號(hào)：Semi Connect】歡迎添加關(guān)注！文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
高精密PCB制造關(guān)鍵工藝控制點(diǎn)與缺陷預(yù)防指南
23年P(guān)CBA一站式行業(yè)經(jīng)驗(yàn)PCBA加工廠家今天為大家講講高精密PCB制造中最關(guān)鍵的工藝控制點(diǎn)有哪些?如何避免常見缺陷。高精密PCB制造的核心控制點(diǎn)集中在層間對(duì)準(zhǔn)、線路精度、孔加工和表面處理四個(gè)維度
Salicide自對(duì)準(zhǔn)硅化物工藝的定義和制造流程
Salicide(Self-Aligned Silicide，自對(duì)準(zhǔn)硅化物)是一種通過選擇性金屬沉積與硅反應(yīng)，在半導(dǎo)體器件的源/漏極(Sou
半導(dǎo)體中的合金制備技術(shù)詳解
合金本質(zhì)是金屬與其他金屬或非金屬經(jīng)混合熔化、冷卻凝固后形成的具有金屬性質(zhì)的固體產(chǎn)物，而在集成電路工藝中，合金特指難熔金屬與硅發(fā)生化學(xué)反應(yīng)生成的硅化物（silicide）。目前常用的硅化物
高頻混壓板層壓工藝
高頻混壓板的層壓工藝是確保不同材質(zhì)基材（如陶瓷、FR-4、PTFE等）在多層結(jié)構(gòu)中穩(wěn)定結(jié)合的關(guān)鍵技術(shù)，其核心在于解決熱膨脹系數(shù)（CTE）差異、層間對(duì)準(zhǔn)精度及材料兼容性等問題?。以下是工藝要點(diǎn)： 一
高頻PCB的制造工藝是怎樣的？
）或聚四氟乙烯（PTFE），其介電損耗（Df）需≤0.003。 層壓工藝?：采用真空層壓機(jī)，每層銅箔間鋪設(shè)高含膠量半固化片（≥4張，厚度0.05-0.06mm），通過階梯升溫（120℃→180℃）控制流膠量，層間對(duì)準(zhǔn)精度需≤5μm。 2. ?鉆孔與孔金屬化? 激光鉆孔?：
3D 共聚焦顯微鏡 | 芯片制造光刻工藝的表征應(yīng)用
光刻工藝是芯片制造的關(guān)鍵步驟，其精度直接決定集成電路的性能與良率。隨著制程邁向3nm及以下，光刻膠圖案三維結(jié)構(gòu)和層間對(duì)準(zhǔn)精度的控制要求達(dá)納米級(jí)，傳統(tǒng)檢測(cè)手段難滿足需求。光子灣3D共聚焦顯微鏡憑借非
芯片制造中的對(duì)準(zhǔn)技術(shù)詳解
三維集成電路制造中，對(duì)準(zhǔn)技術(shù)是確保多層芯片鍵合精度、實(shí)現(xiàn)高密度TSV與金屬凸點(diǎn)正確互聯(lián)的核心技術(shù)，直接影響芯片性能與集成密度，其高精度可避免互連失效或錯(cuò)誤，并支持更小尺寸的TSV與凸點(diǎn)以節(jié)約面積。
lt4363的手冊(cè)中提到的self enhancement of the N-channel MOSFET到底是什么含義？
enhancement”效應(yīng)，中文應(yīng)該翻譯成“自增強(qiáng)效應(yīng)”嗎？我應(yīng)該如何理解這個(gè)“self enhancement”效應(yīng)呢？能詳細(xì)講解一下這個(gè)效應(yīng)嗎？
發(fā)表于 07-14 07:11
微流控芯片的封合工藝有哪些
微流控芯片封合工藝旨在將芯片的不同部分牢固結(jié)合，確保芯片內(nèi)部流體通道的密封性和穩(wěn)定性，以實(shí)現(xiàn)微流控芯片在醫(yī)學(xué)診斷、環(huán)境監(jiān)測(cè)等領(lǐng)域的應(yīng)用。以下為你介紹幾種常見的微流控芯片封合工藝： 高溫封裝法
自對(duì)準(zhǔn)硅化物工藝詳解
源漏區(qū)的單晶硅和柵極上的多晶硅即使在摻雜后仍然具有較高的電阻率，自對(duì)準(zhǔn)硅化物(salicide)工藝能夠同時(shí)減小源/漏電極和柵電極的薄膜電阻，降低接觸電阻，并縮短與柵相關(guān)的RC延遲。另
自對(duì)準(zhǔn)雙重圖案化技術(shù)的優(yōu)勢(shì)與步驟
在芯片制造中，光刻技術(shù)在硅片上刻出納米級(jí)的電路圖案。然而，當(dāng)制程進(jìn)入7納米以下，傳統(tǒng)光刻的分辨率已逼近物理極限。這時(shí)， 自對(duì)準(zhǔn)雙重圖案化（SADP） 的技術(shù)登上舞臺(tái)， 氧化物間隔層切割掩膜 ，確保數(shù)十億晶體管的精確成型。
芯片制造中自對(duì)準(zhǔn)接觸技術(shù)介紹
但當(dāng)芯片做到22納米時(shí)，工程師遇到了大麻煩——用光刻機(jī)畫接觸孔時(shí)，稍有一點(diǎn)偏差就會(huì)導(dǎo)致芯片報(bào)廢。 自對(duì)準(zhǔn)接觸技術(shù)（SAC） ，完美解決了這個(gè)難題。
最全最詳盡的半導(dǎo)體制造技術(shù)資料，涵蓋晶圓工藝到后端封測(cè)
第9章 集成電路制造工藝概況 第10章 氧化 第11章 淀積 第12章 金屬化 第13章 光刻：氣相成底膜到軟烘 第14章 光刻：對(duì)準(zhǔn)和曝光 第15章 光刻：光刻膠顯影和先進(jìn)的光刻技術(shù) 第16章
發(fā)表于 04-15 13:52
IBC技術(shù)新突破：基于物理氣相沉積（PVD）的自對(duì)準(zhǔn)背接觸SABC太陽能電池開發(fā)
PVD沉積n型多晶硅層，結(jié)合自對(duì)準(zhǔn)分離，顯著簡(jiǎn)化了工藝流程。SABC太陽能電池是一種先進(jìn)的背接觸（BC）太陽能電池技術(shù)，其核心特點(diǎn)是通過自對(duì)準(zhǔn)
多層PCB對(duì)準(zhǔn)精度的保障：捷多邦X-ray檢測(cè)技術(shù)解析
在電子制造領(lǐng)域，多層PCB（印刷電路板）的對(duì)準(zhǔn)精度直接決定了產(chǎn)品的性能和可靠性。捷多邦作為全球? 領(lǐng)先的PCB制造商，通過先進(jìn)的X-ray層疊檢查技術(shù)，確保每一塊多層PCB都達(dá)到高精度的對(duì)準(zhǔn)標(biāo)準(zhǔn)
工商網(wǎng)監(jiān)
評(píng)論