芯片貼裝工藝是將芯片用有機膠和金屬焊料將芯片粘接在基板上，起到熱、電和機械連接的作用。那么你知道半導(dǎo)體集成電路芯片貼裝的方法有哪些？這四種方式分別有什么區(qū)別？今天__【科準測控】__小編就來為大家介紹一下半導(dǎo)體集成電路芯片貼裝的四種方法以及區(qū)別，一起往下看吧！

芯片貼裝也稱芯片粘貼，簡稱裝片、黏晶，就是把芯片裝配到管殼底座或引線架上去芯片裝片如圖 2-5 所示。

黏晶的目的是將一顆顆分離的晶粒放置在引線架上并用銀膠黏著固定。引線架是提供給晶粒一個黏著的位置 (晶粒座)，并預(yù)設(shè)可延伸集成電路晶粒電路的延伸腳 (分為內(nèi)引腳及外引腳)。一個引線架上依不同的設(shè)計可以有數(shù)個晶粒座，這數(shù)個晶粒座通常排成一列，也有成矩陣式的多列排法。引線架定位后，首先要在晶粒座預(yù)定黏著晶粒的位置點上銀膠(此動作稱為點膠)，然后移至下一位置將晶粒放置其上，而經(jīng)過切割的晶圓上的晶粒則由取放臂一顆一顆地放置在已點膠的晶粒座上。黏晶完后的引線架則經(jīng)傳輸設(shè)備送至彈匣內(nèi)。

切割下來的芯片貼裝到引線架的中間焊盤 (Die-padding) 上，焊盤的尺寸要和芯片大小相匹配。若焊盤尺寸太大，則會導(dǎo)致引線跨度太大，在轉(zhuǎn)移成型過程中會由于流動產(chǎn)生的應(yīng)力而造成引線彎曲及芯片位移等現(xiàn)象。貼裝的方式可以用軟焊料 (如含 Sn 的合金、Au~Si 低共熔合金等) 焊接到基板上，在塑料封裝中最常用的方法是使用聚合物粘結(jié)劑 (Polmer Die Adhesive) 粘貼到金屬引線架上。常用的聚合物是環(huán)氧 (Epoxy) 或聚亞胺(Polyimide，PI)，以Ag(顆粒或薄片)或A1,0,作為填充料 (Filer)，其目的是改善粘結(jié)劑的導(dǎo)熱性。工藝過程是一個自動拾片機(機械手) 將芯片精確地放置到芯片焊盤上。

裝片要求芯片和引線架小島的連接機械強度高，導(dǎo)熱和導(dǎo)電性能好，裝配定位準確，能滿足自動鍵合的需要，能承受鍵合或封裝時可能的高溫，保證器件在各種條件下使用時有良好的可靠性。

裝片過程如圖 2-6 所示，具體如下：

1. 銀漿分配器在引線架的小島上點好銀漿。

(2) 抓片頭將芯片從圓片上抓到校正臺上。

(3) 校正臺將芯片的角度進行校正。

(4) 裝片頭將芯片由校正臺裝到引線架的小島上，裝片過程結(jié)束。

陶瓷封裝以金-硅共晶粘結(jié)法最為常用:塑料封裝則以高分子膠粘劑粘結(jié)法為主。

1、共晶粘貼法

共晶粘貼法利用金-硅合金在 363C 時產(chǎn)生的共晶反應(yīng)特性進行集成電路芯片的粘貼在使用金-硅 (一般是 69%Au~31%Si)低共熔合金時，首先將材料切成小塊，放到引線架的芯片焊盤上，然后將芯片放在焊料上，加熱到熔點以上 (>300C)。但是，由于芯片、引線架之間的熱膨脹系數(shù)(Coefhcient of Thermal Expansion，CTE)嚴重失配，合金焊料貼裝可能會造成嚴重的芯片開裂現(xiàn)象。而且，在一些有特殊導(dǎo)電性要求的大功率晶體管中，還有使用合金焊料或焊管連接芯片和芯片焊盤的。

共晶粘貼法通常是將集成電路芯片置于已鍍有金膜的基板芯片座上，再加熱至約為425C，金-硅交互擴散而形成接合，共晶粘結(jié)通常在熱氮氣保護的環(huán)境中進行，以防止硅高溫氧化，基板與芯片在反應(yīng)前需給一相互摩擦的動作，以除去硅氧化表層，增加反應(yīng)液面的浸潤，使接合的熱傳導(dǎo)性降低，同時也避免因應(yīng)力分布不均勻而導(dǎo)致集成電路芯片破裂損壞。為了獲得最佳的粘結(jié)效果，集成電路芯片背面常先鍍有一薄層的金，在基板的芯片承載座上植人預(yù)成型片(Preform)，預(yù)成型片一般約為0025mm厚，使用預(yù)成型片可以彌補基板孔洞平整度不佳時所造成的接合不完全，因此在大面積集成電路芯片的粘結(jié)時常被使用因為預(yù)成型片非金-硅成分并沒有完全互溶，其中的硅仍然會發(fā)生氧化的現(xiàn)象，故粘結(jié)過程中仍需進行相互摩擦的動作并以熱氮氣保護。預(yù)成型片也不得過量使用，否則會造成材料溢流，對封裝的可靠性有害。預(yù)成型片也可使用不易氧化的純金片，但接合時所需的溫度具高的雅頂切越桂較高。

2、導(dǎo)電膠粘貼法

導(dǎo)電膠是大家熟知的填充銀的高分子材料聚合物。高分子膠粘貼法也稱樹脂粘貼法，它采用環(huán)氧、聚酰亞胺、酚醛、聚胺樹脂及硅樹脂作為粘結(jié)劑，加入銀粉作為導(dǎo)電材料，再加入氧化鋁粉填充料作為導(dǎo)熱材料。

以下三種導(dǎo)電膠的配方可以提供所需的電互連：

(1)各向同性材料，它能沿各個方向?qū)щ?，可以代替熱敏元件上的焊料，也能用于需要接地?a target="_blank">元器件。

(2導(dǎo)電硅橡膠，它能有助于保護元器件免受環(huán)境的危害，如水、汽，而且可以屏蔽電磁和射頻干擾。

(3)各向異性導(dǎo)電聚合物，它只允許電流沿一個方向流動，提供倒裝芯片元器件的電接觸和消除應(yīng)變力。

由于高分子材料與引線架材料的熱膨脹系數(shù)相近，高分子膠粘結(jié)法因此成為塑膠封裝常用的芯片粘結(jié)法，其是利用戳印、網(wǎng)印或點膠等方法將環(huán)氧樹脂涂在芯片承載座上，放置集成電路芯片后再加熱完成粘結(jié)。高分子膠中也可填入銀等金屬以提高其熱傳導(dǎo)性。膠材可以制成固體膜狀再施以熱壓接合。低成本且能配合自動化生產(chǎn)是高分子膠粘結(jié)法廣為采用的原因，但其熱穩(wěn)定性不良，易致成分泄漏而影響封裝可靠性。

高分子膠粘結(jié)劑的基體材料絕大多數(shù)是環(huán)氧樹脂，填充料一般是銀顆?；蛘呤倾y薄片，填充量一般在 75%~80%之間，在這樣的填充量下，粘結(jié)劑都是導(dǎo)電的。但是，作為芯片的粘結(jié)劑，添加如此高含量的填充料的目的是改善粘結(jié)劑的導(dǎo)熱性，即是為了散熱因為在塑料封裝中，電路運行過程產(chǎn)生的絕大部分熱量將通過芯片粘結(jié)劑、引線架散發(fā)出去。

用芯片粘結(jié)劑貼裝的工藝過程如下：用針筒或注射器將粘結(jié)劑涂布到芯片焊盤上(要有適合的厚度和輪廓，對較小的芯片來講，內(nèi)圓角形可提供足夠的強度，但不能大靠近芯片表面。否則會引起銀遷移現(xiàn)象)，然后用自動拾片機 (機械手) 將芯片精確地放置到焊盤的粘結(jié)劑上面。對于大芯片，要求誤差<25 m，角誤差<0.3°。對 15~30 m 厚的粘結(jié)劑，壓力為5N/cm。若芯片放置不當，會產(chǎn)生一系列的問題，例如:空洞造成高應(yīng)力:環(huán)氧粘結(jié)劑在引腳上造成搭橋現(xiàn)象，引起內(nèi)連接問題:在引線鍵合時造成引線架翹曲，使得一邊引線應(yīng)力大。一邊引線應(yīng)力小，而且為了找準芯片位置，還會使引線鍵合的生產(chǎn)效率降低，成品下降。

芯片粘結(jié)劑在使用過程中可能產(chǎn)生如下問題:在高溫存儲時的長期降解，界面處形成空洞會引起芯片的開裂。空洞處的熱陽會造成局部溫度升高，因而引起電路參數(shù)漂移現(xiàn)象:吸潮性造成模塊焊接到基板或電路板時產(chǎn)生水平方向的模塊開裂問題。

高分子膠粘結(jié)劑通常需要進行固化處理，環(huán)樹脂粘結(jié)劑的固化條件一般是 150℃，1h(也可以用186℃，0.5h的固化條件)。聚亞胺的固化溫度要更高一些，時間也更長。具體的工藝參數(shù)可通過差分量熱儀 (Differential Scanning Calorimetry，DSC)實驗來確定。

3、玻璃膠粘貼法

玻璃膠粘貼法是一種僅適用于陶瓷封裝的低成本芯片粘結(jié)技術(shù)，是以戳?。⊿tamping）、網(wǎng)?。⊿creen Printing）或點膠（Syringe Dispensing）的方法將填有銀的玻璃膠涂于基板的芯片座上，放置集成電路芯片后再加熱除出膠中的有機成分，可使玻璃熔融接合。玻璃膠粘貼法可以得到無孔洞、熱穩(wěn)定性優(yōu)良、低殘余應(yīng)力與低濕氣含量的接合。但在粘結(jié)熱處理過程中，冷卻溫度需謹慎控制以防接合破裂，膠中的有機成分也需完全除去，否則將有損封裝的結(jié)構(gòu)穩(wěn)定與可靠性。

4、焊接粘貼法

焊接粘貼法為另一種利用合金反應(yīng)進行芯片粘結(jié)的方法，其主要的優(yōu)點是能形成熱傳導(dǎo)性優(yōu)良的黏結(jié)。焊接粘貼法也必須在熱氮氣保護的環(huán)境中進行，以防止焊錫氧化及孔洞的形成，常見的焊料有金-硅、金-錫、金-鍺等硬質(zhì)合金與鉛-錫、鉛-銀-鋼等軟質(zhì)合金，使用硬質(zhì)焊料可以獲得具有良好的抗疲勞 (Fatigue) 與蠕變 (Creep) 特性的粘結(jié)，但它有因熱膨脹系數(shù)差引起的應(yīng)力破壞問題。使用軟質(zhì)焊料可以改善這一缺點，使用前需在集成電路芯片背面先鍍上多層金屬薄膜。

芯片在粘貼過程中，由于操作不當或工藝缺陷，往往造成粘貼失敗，從而使芯片廢棄，常見的芯片廢棄情況有如下幾種：

1. 裂縫劃痕(Scratches Die)。
2. (2)斷裂(Crack Die/Die Retake)。
3. 污染(Contaminated Die)。
4. 錯位(Die Placement)。
5. 缺失(Missing Die)。

(6)堆疊 (Stacked Die)。

(7)定位不良(Misorientation Die)。

(8)融合不良(Poor Melting)。

以上就是給大家分享的半導(dǎo)體集成電路芯片貼裝的四種方式了，有共晶粘貼法、導(dǎo)電膠粘貼法、玻璃膠粘貼法、焊接粘貼法，內(nèi)容十分詳細，希望能給大家?guī)韼椭?！如果您對半?dǎo)體芯片、集成電路、推拉力測試機有任何不清楚的問題，歡迎給我們私信或留言，科準測控的技術(shù)團隊都會為大家解答！還想了解更多有關(guān)半導(dǎo)體集成電路的知識，敬請關(guān)注！
審核編輯：湯梓紅