SAR ADC傳統(tǒng)上用于較低的采樣速率和較低的分辨率。如今，可以使用 LTC20-1 等采樣速率為 2378 MSPS 的快速、高精度、20 位 SAR ADC，以及 LTC32-2500 等具有 32 位分辨率的過采樣 SAR ADC。在設(shè)計高性能以利用ADC性能時，整個信號鏈需要非常低的噪聲。當(dāng)信號鏈需要額外的隔離時，性能將受到影響。

需要考慮三個隔離主題：

隔離電源，確保熱側(cè)供電

數(shù)據(jù)隔離，確保數(shù)據(jù)路徑隔離

ADC（采樣時鐘或轉(zhuǎn)換信號）的時鐘隔離，以防時鐘未在熱側(cè)產(chǎn)生

隔離電源（反激式和推挽式拓撲之間的比較）

反激式轉(zhuǎn)換器被廣泛用于隔離電源。圖1顯示了反激式轉(zhuǎn)換器的簡單性。拓撲的優(yōu)點是只需要幾個外部組件。反激式轉(zhuǎn)換器只有一個集成開關(guān)。該開關(guān)可能是影響信號鏈性能的主要噪聲源。對于高性能模擬設(shè)計，反激式轉(zhuǎn)換器具有許多稱為EMI的電磁輻射形式的高不連續(xù)性，這會限制電路的性能。

圖1.典型的反激式轉(zhuǎn)換器拓撲。

圖2顯示了變壓器L1和L2中的電流。初級 （L1） 和次級 （L2） 繞組中的電流在短時間內(nèi)從高值躍升至零。電流尖峰如圖1中的I（L2）/I（L3）跡線所示。電流和能量積聚在初級電感中，并在開關(guān)關(guān)閉時傳輸?shù)酱渭夒姼校瑥亩a(chǎn)生瞬變。需要減少開關(guān)噪聲效應(yīng)的瞬變，因此必須在設(shè)計中插入緩沖器和濾波器。除了額外的濾波器外，反激式拓撲的另一個缺點是磁性材料的利用率低，由于需要高電感，導(dǎo)致變壓器更大。此外，反激式轉(zhuǎn)換器的熱回路很大，不容易管理。有關(guān)熱回路的背景信息，請閱讀應(yīng)用筆記AN139。

反激式轉(zhuǎn)換器的另一個挑戰(zhàn)涉及開關(guān)頻率變化。圖3顯示了負載變化引起的頻率變化。如圖3a所示，t1

還有其他具有較低輻射輻射的隔離電源架構(gòu)。與反激式轉(zhuǎn)換器相比，推挽式轉(zhuǎn)換器更適合輻射。像 LT3999 這樣的推挽式穩(wěn)壓器提供了與 ADC 進行時鐘同步的可能性，并有助于實現(xiàn)高性能。圖 4 示出了 LT3999 采用隔離式電源電路，與一個 ADC 采樣時鐘同步。請記住，初級至次級電容提供開關(guān)噪聲返回路徑，以避免共模噪聲效應(yīng)。該電容器可以在具有重疊初級和次級平面和/或?qū)嶋H電容器的PCB設(shè)計中實現(xiàn)。

圖2.變壓器繞組中的 LT8301 開關(guān)電流。

圖3.（a） LT8301頻率變化與（b）頻率變化的特寫，從2.13 ms到2.23 ms。

圖4.具有一個超低噪聲后置穩(wěn)壓器的 LT3999。

圖5.LT3999電流波形。

圖6.LT3999 以及與同步引腳的開關(guān)關(guān)系。

圖5顯示了變壓器的電流波形（初級側(cè)和次級側(cè)電流），可以更好地利用變壓器并提供更好的EMI行為。

圖6顯示了與外部時鐘信號的同步。采集階段的結(jié)束與同步引腳的正邊沿對齊。因此，將有~4 μs的長安靜時間。這使得轉(zhuǎn)換器能夠在該時間范圍內(nèi)對輸入信號進行采樣，并將隔離電源中的瞬態(tài)效應(yīng)降至最低。LTC2378-20的采集時間為312 ns，非常適合<1 μs靜音窗口。

數(shù)據(jù)隔離

數(shù)據(jù)隔離可以通過數(shù)字隔離器完成，例如ADuMx系列中的數(shù)字隔離器。這些數(shù)字隔離器可用于許多標準接口，如SPI、I2C、CAN等，例如，ADuM140可用于SPI隔離。為了實現(xiàn)數(shù)據(jù)隔離，只需將SPI信號、SPI時鐘、SDO、SCK和繁忙連接到數(shù)據(jù)隔離器。在數(shù)據(jù)隔離中，電能通過電感隔離柵從初級側(cè)傳輸?shù)酱渭墏?cè)。需要增加一個電流返回路徑，由一個電容器完成。該電容器可以在具有重疊平面的PCB上構(gòu)建。

時鐘隔離

時鐘隔離是另一項重要任務(wù)。如果您希望擁有20 MHz采樣速率為1位的高性能ADC，例如LTC2378-20，則可以實現(xiàn)104 dB SNR的信噪比（SNR）。為了實現(xiàn)高性能，需要一個無抖動時鐘。為什么不使用ADuM14x系列這樣的標準隔離器？標準隔離器將限制ADC的性能，因為它會增加時鐘抖動。更多詳細信息可在設(shè)計說明 DN1013 中找到。

圖7顯示了各種時鐘抖動下SNR隨頻率變化的理論極限。LTC2378等高性能ADC的孔徑時鐘抖動為4 ps，在106 kHz輸入時理論上的限值為200 dB。

圖7.時鐘抖動與ADC性能的關(guān)系

使用PLL進行時鐘清潔的更詳細框圖如圖11所示。您可以將ADF4360-9用作時鐘清潔器，并在輸出端增加一個2分頻器。AD7760的額定頻率為1.1 MHz。

圖8.使用標準隔離器的時鐘隔離。

圖8所示的標準時鐘隔離器概念包括：

ADuM250N等優(yōu)秀的標準數(shù)字隔離器的抖動為70 ps rms。對于100 dB SNR目標，由于時鐘抖動，信號采樣速率限制為20 kHz。

LTM2893等優(yōu)化型時鐘隔離器可提供30 ps rms的低抖動。對于 100 dB SNR 目標，信號采樣率現(xiàn)在為 50 kHz，這在全 SNR 性能下為您提供了更多帶寬

圖9.使用LVDS時鐘隔離器的時鐘隔離。

圖 9：對于更高的輸入頻率，應(yīng)使用 LVDS 隔離器。ADN4654提供2.6 ps抖動，接近ADC的最佳性能。在100 kHz輸入時，通過時鐘抖動的SNR限值為110 dB。

圖 10.使用額外的PLL進行時鐘隔離，用于時鐘抖動清除。

圖 10：這顯示了使用 PLL 進行時鐘清理的情況。ADF4360-9有助于降低時鐘抖動。

圖 11.用作時鐘清潔器的ADF4360-9。

因此，將不直接支持像LTC1這樣的2378 MSPS SAR ADC。在這種情況下，低抖動觸發(fā)器會有所幫助。它將時鐘除以 2。

圖 12.用于降低 LTC2378 時鐘的觸發(fā)器。

圖 13.在隔離（熱）側(cè)生成時鐘。

圖 13：本地時鐘生成是獲得具有所需抖動性能的時鐘的另一種選擇。本地時鐘生成使時鐘架構(gòu)更加復(fù)雜，因為它向系統(tǒng)引入了異步時鐘域。例如，如果要使用兩個獨立的隔離式ADC，則時鐘的絕對頻率將不同，并且必須添加采樣速率轉(zhuǎn)換以再次匹配時鐘。有關(guān)采樣率轉(zhuǎn)

高性能Σ-Δ型ADC的時鐘

時鐘的類似問題也適用于AD7760等高性能Σ-Δ型ADC。這里重要的時鐘信號是無抖動過采樣時鐘，例如40 MHz。在這種情況下，不需要額外的分頻器。

結(jié)論

隔離式高性能ADC需要精心的隔離設(shè)計和各種隔離技術(shù)，以實現(xiàn)高于100 dB的高性能SNR。應(yīng)特別注意隔離時鐘，因為時鐘抖動的影響可能會破壞性能。其次，應(yīng)注意孤立電源。反激式等簡單隔離拓撲會引入高EMI瞬變。

為了獲得更好的性能，應(yīng)使用推挽式轉(zhuǎn)換器。數(shù)據(jù)隔離是另一個不太重要的問題，因為標準可用設(shè)備具有良好的性能，并且對整體系統(tǒng)性能的影響較小。解決這三個隔離問題使設(shè)計人員能夠提出高性能隔離系統(tǒng)解決方案。

是呢環(huán)保局：郭婷