機(jī)器學(xué)習(xí)技術(shù)已廣泛應(yīng)用于高性能信息處理領(lǐng)域，與此同時(shí)，在解決各類復(fù)雜任務(wù)時(shí)對于計(jì)算容量、計(jì)算速度以及能耗等的要求也越來越高。然而，現(xiàn)有硬件的計(jì)算速度受到傳統(tǒng)馮·諾依曼體系結(jié)構(gòu)的嚴(yán)重限制，隨著計(jì)算過程所需時(shí)間的增長，計(jì)算效率將變得低下，能耗也會更大。近年來，光子方法在執(zhí)行涉及復(fù)雜計(jì)算的深度學(xué)習(xí)過程方面顯示出了非凡潛力，國內(nèi)外多家研究機(jī)構(gòu)陸續(xù)提出了集成光子神經(jīng)網(wǎng)絡(luò)的新架構(gòu)，如基于馬赫增德爾干涉儀（MZI）、微環(huán)諧振腔（MRR）以及波分系統(tǒng)設(shè)計(jì)的光子神經(jīng)網(wǎng)絡(luò)等。然而，現(xiàn)階段集成光子神經(jīng)網(wǎng)絡(luò)普遍存在計(jì)算單元大規(guī)模拓展受限的問題，嚴(yán)重限制了計(jì)算容量的進(jìn)一步提高。

圖1. 集成衍射光子神經(jīng)網(wǎng)絡(luò)示意圖

清華大學(xué)電子系陳宏偉教授課題組提出了一種基于亞波長結(jié)構(gòu)的集成衍射光子神經(jīng)網(wǎng)絡(luò)（DONN），克服了空間衍射光子神經(jīng)網(wǎng)絡(luò)的體積限制，不僅大大提高了計(jì)算單元的集成度，同時(shí)減少了由于龐大的體光學(xué)元件和系統(tǒng)校準(zhǔn)而產(chǎn)生的誤差。對于其他集成光子神經(jīng)網(wǎng)絡(luò)而言，DONN芯片擺脫了波導(dǎo)數(shù)目的制約，更容易實(shí)現(xiàn)計(jì)算單元的片上大規(guī)模拓展，從而解決了集成光子神經(jīng)網(wǎng)絡(luò)的高計(jì)算容量問題。本研究中實(shí)現(xiàn)的DONN光計(jì)算芯片，其計(jì)算吞吐量可達(dá)1.38×104TOPS（TOPS：Trillions of operations per second，每秒萬億次操作），芯片算力密度可達(dá)1016FLOPS/mm2（FLOPS：Floating-point operations per second，每秒浮點(diǎn)操作數(shù)），能量消耗約為10-17J/FLOP（FLOP：Floating-point operation，浮點(diǎn)操作）。

該DONN芯片具有完全的國內(nèi)自主知識產(chǎn)權(quán)，制備工藝也完全在國內(nèi)實(shí)現(xiàn)，與標(biāo)準(zhǔn)互補(bǔ)金屬氧化物半導(dǎo)體（CMOS）工藝兼容，滿足大規(guī)模、低成本生產(chǎn)條件。 陳宏偉課題組系統(tǒng)性地完成了集成衍射光子神經(jīng)網(wǎng)絡(luò)芯片的理論探索、仿真驗(yàn)證、結(jié)構(gòu)設(shè)計(jì)、版圖繪制、芯片加工、封裝以及系統(tǒng)誤差補(bǔ)償?shù)热^程驗(yàn)證。該成果將集成光子神經(jīng)網(wǎng)絡(luò)芯片的實(shí)用性顯著提高，有望在一個(gè)芯片上實(shí)現(xiàn)多個(gè)DONN計(jì)算單元的集成，從而使得片上光計(jì)算系統(tǒng)具有更強(qiáng)的處理能力，這將大大推動集成光計(jì)算、光子智能等領(lǐng)域的快速發(fā)展。

圖2.DONN封裝實(shí)物圖、芯片結(jié)構(gòu)及測試結(jié)果 該成果以“基于片上衍射光學(xué)的光子機(jī)器學(xué)習(xí)”（Photonic machine learning with on-chip diffractive optics）為題發(fā)表在《自然·通訊》（Nature Communications）上。 清華大學(xué)電子工程系2020級博士生符庭釗為文章的第一作者，陳宏偉教授為文章通訊作者。其他作者包括清華大學(xué)電子工程系陳明華教授和楊四剛副研究員等。本研究得到了國家重點(diǎn)研發(fā)計(jì)劃、國家自然科學(xué)基金重點(diǎn)項(xiàng)目等的支持。 論文鏈接：https://www.nature.com/articles/s41467-022-35772-7

審核編輯 ：李倩