大家好，上次我們研究了D觸發(fā)器，今天我們繼續(xù)研究。在開(kāi)始之前，先來(lái)做一點(diǎn)刪減，之前我們討論了用或非門或者與非門實(shí)現(xiàn)觸發(fā)器的方法，在功能上兩種實(shí)現(xiàn)方法完全相同，在輸入輸出和實(shí)現(xiàn)上略微有些差異。

D觸發(fā)器

二輸入與非門或或非門用CMOS電路實(shí)現(xiàn)需要2個(gè)NMOS和2個(gè)PMOS，總共4個(gè)MOS管，用NMOS電路實(shí)現(xiàn)需要2個(gè)NMOS。

而二輸入與門用CMOS電路實(shí)現(xiàn)需要3個(gè)NMOS和3個(gè)PMOS，總共6個(gè)MOS管，用NMOS電路實(shí)現(xiàn)需要3個(gè)NMOS。

這樣一套下來(lái)，選擇與非門電路，可以只使用一種邏輯門，電路實(shí)現(xiàn)更加一致,還可以減少M(fèi)OS管使用的數(shù)量。

現(xiàn)在我們來(lái)看這個(gè)觸發(fā)器和他的真值表

我們可以看到，當(dāng)CLK控制信號(hào)輸入為0時(shí)，D的信號(hào)是無(wú)法通過(guò)兩個(gè)（與非門）組成的屏障，因此屏障之后的RS觸發(fā)器的狀態(tài)不會(huì)發(fā)生改變

輸入信號(hào)D就被忽視掉了。

再來(lái)看，當(dāng)CLK控制信號(hào)輸入為1時(shí)，（與非門）屏障被打開(kāi)了，輸入信號(hào)D可以通過(guò)屏障直接改變RS觸發(fā)器的狀態(tài)

我們把一個(gè)時(shí)鐘信號(hào)作為CLK的輸入

那么，D的輸入信號(hào)，在時(shí)鐘處于高電平是有效的，低電平時(shí)，D的輸入則被無(wú)視。

我們把這種在一種電平狀態(tài)中持續(xù)有效或無(wú)效的觸發(fā)器叫做（電平觸發(fā)D觸發(fā)器。）

對(duì)一個(gè)電平觸發(fā)D觸發(fā)器來(lái)說(shuō)，當(dāng)CLK為高電平時(shí)，D的輸入會(huì)忠實(shí)的反饋在輸出Q和Q！上，即便是D信號(hào)上的噪聲也一樣會(huì)被輸出到Q。大門打開(kāi)的時(shí)間太長(zhǎng)了，房子里的RS觸發(fā)器很沒(méi)有安全感。

接下來(lái)就回到我們今天的主題，怎么讓大門開(kāi)的時(shí)間短一點(diǎn)，減少壞人進(jìn)來(lái)的風(fēng)險(xiǎn)。

真值表和非門先拿走，再?gòu)?fù)制一個(gè)觸發(fā)器出來(lái)。

把左邊觸發(fā)器的輸出和右邊觸發(fā)器的輸入相連，再在兩個(gè)觸發(fā)器的CLK之間接入一個(gè)非門。再把原先觸發(fā)器D上的非門還回來(lái)。

這樣，一個(gè)主從結(jié)構(gòu)的D觸發(fā)器就做好了。我們叫這個(gè)觸發(fā)器為 （主從邊沿D觸發(fā)器）

我們來(lái)看一下這個(gè)觸發(fā)器的工作狀態(tài)。

我們把左邊的觸發(fā)器叫主觸發(fā)器，右邊的觸發(fā)器叫從觸發(fā)器

首先當(dāng)?shù)谝粋€(gè)時(shí)鐘高電平周期到來(lái)的時(shí)候，主觸發(fā)器是關(guān)閉的，輸入D進(jìn)入主觸發(fā)器，然而這時(shí)的觸發(fā)器輸出Q*的值，可能是0，也可能是1。這個(gè)值由主觸發(fā)器的初始值決定。

這個(gè)不確定的主Q*值會(huì)被傳遞到從觸發(fā)器，因?yàn)檫@時(shí)的從觸發(fā)器大門是打開(kāi)的。

Q的輸出也不確定

接下來(lái)，時(shí)鐘進(jìn)入底電平周期，主觸發(fā)器大門打開(kāi)，從觸發(fā)器大門關(guān)閉，D傳遞到Q*，但此時(shí)Q輸出沒(méi)有變化，因?yàn)閺挠|發(fā)器處于關(guān)閉狀態(tài)。

又到了下一個(gè)高電平周期，這里要注意，當(dāng)CLK信號(hào)從低電平向高電平反轉(zhuǎn)的這一刻，輸出Q的狀態(tài)變成Q*的狀態(tài)，而且由于主觸發(fā)器此時(shí)處于關(guān)閉狀態(tài)，D的任何變化都影響不到Q的輸出。并且從這一刻開(kāi)始Q的輸出是穩(wěn)定的輸出。

繼續(xù)往下走，主改變，從不改變，Q輸出不變

好，再往下，主不變，從改變。

通過(guò)上面的分析，我們可以得出2個(gè)結(jié)論

第一個(gè)、主從觸發(fā)器輸出狀態(tài)的改變，只發(fā)生在控制信號(hào)發(fā)生轉(zhuǎn)變的時(shí)刻，在我們這個(gè)圖里，是發(fā)生在時(shí)鐘上升沿的時(shí)候。我們也可以移動(dòng)兩個(gè)觸發(fā)器CLK之間的非門，讓他變成只在下降沿響應(yīng)。

第二個(gè)、主從結(jié)構(gòu)的邊沿觸發(fā)器，啟動(dòng)有一個(gè)時(shí)鐘周期的延遲。從第二個(gè)時(shí)鐘周期才開(kāi)始有穩(wěn)定的輸出。