91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

硬件加法器怎么利用基礎(chǔ)門電路進(jìn)行加法計(jì)算呢?

冬至子 ? 來(lái)源:科巖成果 ? 作者:科巖 ? 2023-05-30 16:17 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

我們現(xiàn)在知道,「通電」代表「真」,用邏輯1表示;「不通電」代表「假」,用邏輯0表示?!概c門」電路是用晶體管搭建的,符號(hào)長(zhǎng)這樣:

圖片

A與B的通斷,可以決定Y點(diǎn)是否通電。

我們還為A、B與Y之間的關(guān)系畫了一張表(真值表):

圖片

接著我們?cè)O(shè)計(jì)出了簡(jiǎn)單的「或門」「非門」,用它們可以搭建各式各樣其他的門電路。

這篇文章講一下,怎么利用基礎(chǔ)門電路進(jìn)行加法計(jì)算。

二進(jìn)制加法

我已經(jīng)忘了是什么時(shí)候?qū)W的加法了,應(yīng)該是小學(xué)吧,先學(xué)10以內(nèi)的,再學(xué)100以內(nèi)的,然后不管多大的數(shù)都可以隨便加了,算式很簡(jiǎn)單,就是逢10進(jìn)1。

下面這個(gè)式子是一個(gè)萬(wàn)以內(nèi)的加法:

圖片

相應(yīng)的,二進(jìn)制就是逢2進(jìn)1,下面這個(gè)式子是2個(gè)8位二進(jìn)制數(shù)的加法計(jì)算:

圖片

半加器

8位二進(jìn)制數(shù)還太復(fù)雜,我們先來(lái)看看1位二進(jìn)制數(shù)怎么計(jì)算的,一共有以下4種情況:

圖片

觀察一下就能發(fā)現(xiàn)2個(gè)規(guī)律。

第一個(gè)規(guī)律,只考慮加法,不考慮進(jìn)位時(shí),加數(shù)與和之間的關(guān)系如下:

圖片

相同為0,不同為1。這個(gè)關(guān)系和「異或門」是相同的:

圖片

異或門我們之前沒(méi)有聊到過(guò),電路圖長(zhǎng)這樣:

圖片

第二個(gè)規(guī)律是,如果只考慮進(jìn)位,不考慮加法,加數(shù)與進(jìn)位之間的關(guān)系如下:

圖片

只有全1時(shí),才為1。發(fā)現(xiàn)了嗎,這和本文開(kāi)頭與門的真值表是一樣的。

2個(gè)一位二進(jìn)制數(shù)相加將產(chǎn)生一個(gè)加法位和一個(gè)進(jìn)位位,加法位輸入與輸出的關(guān)系跟與門是一樣的,進(jìn)位位跟異或門相同。

所以,可以像這樣把兩個(gè)門電路連起來(lái),計(jì)算2個(gè)二進(jìn)制數(shù)(A和B)的和:

圖片

我們稱這個(gè)電路為「半加器」,因?yàn)樗荒苡?jì)算2個(gè)一位二進(jìn)制數(shù)的加法,沒(méi)有辦法將前面加法可能產(chǎn)生的進(jìn)位納入下一次計(jì)算中,如果有進(jìn)位則實(shí)際上是需要3個(gè)加數(shù)參與計(jì)算。

用門電路畫太復(fù)雜,可以封裝起來(lái)這樣表示半加器:

圖片

全加器

怎樣計(jì)算3個(gè)加數(shù)的二進(jìn)制加法呢?需要將2個(gè)半加器和一個(gè)或門如圖連接起來(lái):

圖片

左邊能看到它有3個(gè)輸入,右邊依舊是1位加和輸出,1位進(jìn)位輸出。

2個(gè)數(shù)的加和與上一次的進(jìn)位相加,得出的加和作為3個(gè)數(shù)最終的加和;2個(gè)數(shù)相加或3個(gè)數(shù)相加的進(jìn)位作為3個(gè)數(shù)加和最終的進(jìn)位位。

用文字描述有點(diǎn)不好理解,把這個(gè)電路圖全部輸入和輸出情況都展示出來(lái),畫一個(gè)表就明白了:

圖片

很明顯,這個(gè)表就是2個(gè)一位二進(jìn)制數(shù)帶進(jìn)位的全部狀態(tài)。

每次做加法時(shí)畫2個(gè)半加器和一個(gè)或門很麻煩,我們用下面這個(gè)圖示把它們封裝起來(lái),這個(gè)能計(jì)算3位二進(jìn)制數(shù)加法的電路就稱為「全加器」。

圖片

加法器

現(xiàn)在回到開(kāi)頭那個(gè)二進(jìn)制加法:

圖片

它有8個(gè)二進(jìn)制位,到目前為止我們還只能計(jì)算2個(gè)一位二進(jìn)制數(shù),最多再增加一個(gè)進(jìn)位的加法,我們最終的目標(biāo)當(dāng)然是2個(gè)8位、16位乃至32位數(shù)的加法。

其實(shí),非常簡(jiǎn)單,用8個(gè)全加器一塊算!

把8個(gè)全加器每個(gè)進(jìn)位輸出作為下一個(gè)的進(jìn)位輸入,首尾相連就可以啦!

圖片

每次這樣畫太麻煩,可以封裝成一個(gè)框圖:

圖片

大箭頭代表8個(gè)輸入/輸出端,有8個(gè)獨(dú)立的信號(hào)

一旦我們擁有了8位二進(jìn)制加法器,把它們級(jí)聯(lián)起來(lái),很容易就能得到一個(gè)16位或32位的加法器啦。

圖片

end

加法計(jì)算是計(jì)算機(jī)的基本運(yùn)算,其實(shí),計(jì)算機(jī)唯一的工作就是做加法計(jì)算。 不論是減法、乘法、除法、在線支付、火箭升空還是AI下棋,都是利用加法實(shí)現(xiàn)的。

把加減乘除和邏輯運(yùn)算等運(yùn)算單元集成起來(lái),就組成了CPU中的基本計(jì)算單元:ALU(算術(shù)邏輯單元Arithmetic and Logic Unit)。

用加法器計(jì)算2個(gè)數(shù)的加法其實(shí)就是用硬件方式實(shí)現(xiàn)了一個(gè)加法計(jì)算器,輸入A和輸入B的高低電平?jīng)Q定了輸出S和CO的高低電平。

這樣的電路同一時(shí)刻只能表示一種狀態(tài),只要改變了A、B中任意一位,輸出就會(huì)有所變化。

現(xiàn)在我們想計(jì)算更多二進(jìn)制數(shù)的加法,比如5個(gè)數(shù)A、B、C、D、E的加法(先不考慮進(jìn)位)。

步驟應(yīng)該是這樣:首先把A、B作為輸入,得出一個(gè)輸出S1,我們要記下來(lái)S1的值,然后把S1和C作為輸入,得出S2....以此類推,要記下很多個(gè)數(shù),然后再用加法器計(jì)算。

5個(gè)數(shù)都已經(jīng)很麻煩了,如果要計(jì)算更多個(gè)數(shù)該怎么辦?能不能把每次計(jì)算完的結(jié)果存起來(lái),下次繼續(xù)使用呢?

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 晶體管
    +關(guān)注

    關(guān)注

    78

    文章

    10396

    瀏覽量

    147771
  • 加法器
    +關(guān)注

    關(guān)注

    6

    文章

    183

    瀏覽量

    31423
  • 門電路
    +關(guān)注

    關(guān)注

    7

    文章

    202

    瀏覽量

    41467
  • 全加器
    +關(guān)注

    關(guān)注

    10

    文章

    62

    瀏覽量

    29114
  • ALU
    ALU
    +關(guān)注

    關(guān)注

    0

    文章

    34

    瀏覽量

    13520
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    探索CD54/74AC283與CD54/74ACT283:高效4位二進(jìn)制加法器的奧秘

    探索CD54/74AC283與CD54/74ACT283:高效4位二進(jìn)制加法器的奧秘 在電子設(shè)計(jì)領(lǐng)域,加法器是實(shí)現(xiàn)數(shù)字運(yùn)算的基礎(chǔ)元件之一。今天,我們將深入研究德州儀器(Texas
    的頭像 發(fā)表于 01-28 16:50 ?435次閱讀

    德州儀器CD54/74AC283與CD54/74ACT283:4位二進(jìn)制加法器的卓越之選

    德州儀器CD54/74AC283與CD54/74ACT283:4位二進(jìn)制加法器的卓越之選 在電子工程領(lǐng)域,加法器是基礎(chǔ)且重要的數(shù)字電路元件。德州儀器(Texas Instruments)的CD54
    的頭像 發(fā)表于 01-27 14:35 ?134次閱讀

    解析CD54/74AC283與CD54/74ACT283:4位二進(jìn)制加法器的卓越之選

    解析CD54/74AC283與CD54/74ACT283:4位二進(jìn)制加法器的卓越之選 在電子設(shè)計(jì)領(lǐng)域,加法器是實(shí)現(xiàn)數(shù)字運(yùn)算的基礎(chǔ)組件。今天我們要深入探討的是德州儀器(Texas
    的頭像 發(fā)表于 01-08 16:55 ?584次閱讀

    深入剖析CD54/74AC283與CD54/74ACT283:高性能4位二進(jìn)制加法器

    深入剖析CD54/74AC283與CD54/74ACT283:高性能4位二進(jìn)制加法器 在電子設(shè)計(jì)領(lǐng)域,加法器是一種基礎(chǔ)且關(guān)鍵的組件。今天,我們將詳細(xì)探討CD54/74AC283和CD54
    的頭像 發(fā)表于 01-04 17:25 ?718次閱讀

    CD54/74AC283與CD54/74ACT283:高性能4位二進(jìn)制加法器的全面解析

    CD54/74AC283與CD54/74ACT283:高性能4位二進(jìn)制加法器的全面解析 在電子設(shè)計(jì)領(lǐng)域,加法器是一種基礎(chǔ)且關(guān)鍵的數(shù)字電路,廣泛應(yīng)用于各種計(jì)算和數(shù)據(jù)處理系統(tǒng)中。今天,我們
    的頭像 發(fā)表于 12-31 17:10 ?1404次閱讀

    自寫計(jì)算IP思路以及源碼

    加法結(jié)果之間的累加,最后流水線級(jí)數(shù)是6級(jí),改變信號(hào)的位寬只需微調(diào)內(nèi)部邏輯,最終會(huì)改變流水線的級(jí)數(shù)。 二、自制加法器 自制加法器使用的是簡(jiǎn)單的并行加法器,我以1位的并行
    發(fā)表于 10-30 06:15

    E203在基于wallace樹(shù)+booth編碼的乘法器優(yōu)化后的跑分結(jié)果

    優(yōu)化思路 E203為了實(shí)現(xiàn)低功耗的要求,乘法器為基于booth編碼和移位加法器結(jié)合的思路,優(yōu)點(diǎn)是只需要一個(gè)加法器,而且該加法器還和除法器復(fù)用
    發(fā)表于 10-27 07:54

    一個(gè)提升蜂鳥(niǎo)E203性能的方法:乘除法器優(yōu)化

    蜂鳥(niǎo)E203內(nèi)核內(nèi)建多周期硬件乘除法器 MDV 模塊只進(jìn)行運(yùn)算控制,并沒(méi)有自己的加法器 加法器與其他的ALU子單元復(fù)用共享的運(yùn)算數(shù)據(jù)
    發(fā)表于 10-27 07:16

    E203V2長(zhǎng)周期乘法器核心booth算法解讀

    E203V2的數(shù)據(jù)通道中的加法運(yùn)算單元可得加法器的輸入沒(méi)有進(jìn)位,而進(jìn)行法器運(yùn)算時(shí),進(jìn)位輸入為1,此時(shí)完美解決了-A和-2A的問(wèn)題,只需將運(yùn)算單元由
    發(fā)表于 10-24 09:33

    蜂鳥(niǎo)E203乘法器的優(yōu)化——基8的Booth編碼+Wallace樹(shù)

    考慮到蜂鳥(niǎo)原乘法器采用了基4的Booth編碼,之后使用迭代的方法對(duì)每個(gè)周期使用加法器對(duì)部分積進(jìn)行累加,結(jié)構(gòu)如下: 從中考慮到兩點(diǎn)優(yōu)化: ① Booth編碼的更改:(使用基8的Booth編碼
    發(fā)表于 10-24 07:28

    Verilog實(shí)現(xiàn)使用Booth編碼和Wallace樹(shù)的定點(diǎn)補(bǔ)碼乘法器原理

    對(duì)于有符號(hào)整數(shù)乘法操作,E203使用常用的Booth編碼產(chǎn)生部分積,然后使用迭代的方法,每個(gè)周期使用加法器對(duì)部分積進(jìn)行累加,經(jīng)過(guò)多個(gè)周期的迭代之后得到最終的乘積。其基本硬件原理圖如圖所示,從而實(shí)現(xiàn)多
    發(fā)表于 10-23 08:01

    改進(jìn)wallance樹(shù)乘法器優(yōu)化方法

    周期復(fù)用加法器的部分積加和算法,我們采用了改進(jìn)的wallance樹(shù)結(jié)構(gòu)進(jìn)行部分積的快速壓縮,實(shí)現(xiàn)了單周期的乘法計(jì)算。 經(jīng)過(guò)時(shí)序分析,我們的單周期乘法器時(shí)鐘頻率可以提高至140Hz,對(duì)比
    發(fā)表于 10-23 06:37

    e203乘法運(yùn)算結(jié)構(gòu)及算法原理

    模塊,每一周期產(chǎn)生的部分積與之前累積的部分積可以通過(guò)ALU的數(shù)據(jù)通路部分傳至ALU的加法器中相加。所以乘法器的設(shè)計(jì)本身并不需要額外的加法器。由于E203中所有需要計(jì)算
    發(fā)表于 10-22 06:43

    蜂鳥(niǎo)E203內(nèi)核乘法器的優(yōu)化

    部分積的累加,加法(或者減法)操作使用ALU的加法器完成,盡可能減小內(nèi)核面積。由于需要支持RV32M中的4條乘法指令(mul,mulh,mulhu,mulhsu),因此根據(jù)指令將操作數(shù)進(jìn)行了兩bit
    發(fā)表于 10-22 06:11

    數(shù)字電路—14、加法器

    能對(duì)兩個(gè)1位二進(jìn)制數(shù)進(jìn)行相加而求得和及進(jìn)位的邏輯電路稱為半加器。 能對(duì)兩個(gè)1位二進(jìn)制數(shù)進(jìn)行相加并考慮低位來(lái)的位,即相當(dāng)于3個(gè)1位二進(jìn)制數(shù)相加,求得和及進(jìn)位的邏輯電路稱為全加器。
    發(fā)表于 03-26 11:15