目前，許多企業(yè)在SiC MOSFET的批量化制造生產(chǎn)方面遇到了難題，其中如何降低SiC/SiO?界面缺陷是最令人頭疼的問題。

通常，為了形成SiO?氧化膜，制造SiC MOSFET時通常會用到熱氧化工藝，而過高的溫度會導(dǎo)致“殘留碳”，從而會引發(fā)SiC/SiO?界面缺陷（比Si/SiO?多100倍），繼而導(dǎo)致溝道遷移率降低，甚至影響器件長期可靠性。

因此，業(yè)界正在探索各種技術(shù)來形成高質(zhì)量SiO?氧化膜，目的是不產(chǎn)生或減少殘留碳。

近日，韓國企業(yè)EQ TechPlus宣布，他們開發(fā)了一種下一代氧化膜沉積設(shè)備，用于大規(guī)模生產(chǎn)SiC功率半導(dǎo)體，與采用傳統(tǒng)高溫?zé)嵫趸O(shè)備相比，該設(shè)備可以將SiC界面碳含量降低約50%。

據(jù)EQ TechPlus介紹，他們的設(shè)備的優(yōu)點是可以在較低低溫下沉積氧化膜（500-750℃），而現(xiàn)有的其他設(shè)備通常需要1200-1300℃的高溫。

為此，該設(shè)備一方面可以減少用電量，另一方面還可以將殘留碳以一氧化碳和二氧化碳等氣體的形式排出，最大限度地減少由碳引起的界面缺陷。

據(jù)“行家說三代半”了解，EQ TechPlus采取了一種獨特的方法來解決碳化硅SiO?氧化膜沉積難題。

EQ TechPlus設(shè)備示意圖

EQ TechPlus采用的是一種混合模塊技術(shù)，結(jié)合了現(xiàn)有等離子體和熱處理設(shè)備的優(yōu)點。他們的非等離子體熱處理不產(chǎn)生離子，因此不會出現(xiàn)離子降解或?qū)ρ趸さ膿p害，可以更好地形成均勻而穩(wěn)定的氧化膜，還可以很容易地加裝到現(xiàn)有的單室設(shè)備上進行氧化處理。

除了碳化硅外，該公司的自由基氧化和原子層沉積（ALD）技術(shù)可以應(yīng)用于硅基D-RAM、NAND閃存和系統(tǒng)半導(dǎo)體，以及氮化鎵基功率半導(dǎo)體等化合物半導(dǎo)體工藝。

EQ TechPlus自由基氧化工藝的核心裝置概念

該公司首席執(zhí)行官Kim Yong-won說，"我們最近在與韓國功率半導(dǎo)體公司進行了MOSCAP（金屬氧化物半導(dǎo)體結(jié)構(gòu)電容器）檢測測量和效果評估，結(jié)果顯示，我們的設(shè)備減少了界面缺陷，并改善薄膜性能。

除了MOSCAP測試外，他們還與其他功率半導(dǎo)體公司進行了MOSFET的性能驗證，這項評估預(yù)計將在明年上半年結(jié)束。

據(jù)介紹，該公司將于今年9月份獲得SEMI（半導(dǎo)體設(shè)備和材料協(xié)會）質(zhì)量認證，并開始批量生產(chǎn)該設(shè)備。該公司計劃將其位于京畿道的安城工廠的規(guī)模擴大一倍以上，以全面生產(chǎn)下一代氧化物薄膜沉積設(shè)備。

Kim Yong-won透露，"去年，我們的300毫米晶圓和硅半導(dǎo)體的氧化膜沉積業(yè)務(wù)業(yè)務(wù)獲得了56.4億韓元（約3100萬人民幣）的銷售額，隨著新設(shè)備的供應(yīng)，我們今年目標將實現(xiàn)100億韓元（約5600萬人民幣），預(yù)計2028年年銷售額達到3000億韓元（16.66億人民幣）。"