在電路板放置分立的去耦電容可以靈活地調(diào)整電源供電系統(tǒng)的阻抗，實(shí)現(xiàn)較低的電源地噪聲。然后，如何選擇擺放電容位置、選用多少及選用什么型號(hào)的去耦電容仍是設(shè)計(jì)者需要考慮的問(wèn)題。

因此，為了對(duì)一個(gè)特定的設(shè)計(jì)尋求最佳的去耦解決方案，選用合適的仿真軟件及進(jìn)行大量的電源供電系統(tǒng)的仿真模擬往往是必須的。去耦電容的阻抗呈現(xiàn)下圖所示的V字形特性，在自諧振頻率之前是容性的，愛(ài)自諧振頻率點(diǎn)之后是感性的。在電容方案選型時(shí)，可以利用去耦電容阻抗在諧振點(diǎn)最低的特點(diǎn)，合理組合不同容值和位置的電容以抵消PDN諧振峰值，改變系統(tǒng)諧振點(diǎn)的分布，并使在關(guān)心的頻段范圍內(nèi)這個(gè)PDN沒(méi)有明顯的諧振。

利用電容自諧振頻率來(lái)抑制PDN諧振

電容是最重要的電源阻抗控制優(yōu)化器件，接下來(lái)我們將通過(guò)一個(gè)例子進(jìn)一步闡述其在實(shí)際產(chǎn)品中的應(yīng)用方法。

下圖中是利用電容自諧振頻率點(diǎn)阻抗最低的特點(diǎn)來(lái)抑制PDN諧振的一般方法。下圖中通過(guò)芯片自阻抗曲線，可以發(fā)現(xiàn)其在1MHZ左右有個(gè)明顯的諧振，由于常用的470uF電解電容的自諧振頻率基本上位于1MHZ附近，所以我們?cè)?a href="http://m.makelele.cn/v/tag/82/" target="_blank">PCB上的VRM附件安裝一顆470uF的去耦電容（Bulk），并從新提取芯片端自阻抗曲線。

沒(méi)有電容的情況

增加Bulk 470uF電容的情況

Bulk 470uF電容添加后的阻抗曲線，可以發(fā)現(xiàn)1MHZ附近的諧振峰明顯的消失，但是10MHZ附近出現(xiàn)了新的諧振峰。此時(shí)可以通過(guò)板上合適的位置放置一些容量比較小的高頻陶瓷電容MLCC電容100nf-22uf，來(lái)進(jìn)一步抑制10MHZ附近的諧振。下圖顯示了通過(guò)高頻電容的組合能有效的消除10MHZ出的諧振峰。

從上面的例子分析鐘我們可以看出利用頻域仿真獲取PDN網(wǎng)絡(luò)的輸入阻抗，并利用阻抗諧振針對(duì)性性地添加板基去耦電容是改善PDN性能的行之有效的手段方法。

電源噪聲從頻譜上來(lái)看是一個(gè)很寬的頻率范圍內(nèi)的噪聲，頻域分析需要在一定的范圍內(nèi)考慮；基于網(wǎng)絡(luò)參數(shù)法的目標(biāo)阻抗法是PDN的頻域分析中最常用的方法。PDN的目標(biāo)阻抗通常需要根據(jù)器件工作電流、噪聲容限等參數(shù)確定；根據(jù)器件中最大工作電流附近估算的目標(biāo)阻抗只適用于中低頻的分析，高頻的目標(biāo)阻抗需要較為準(zhǔn)確的器件工作時(shí)的電流模型進(jìn)行計(jì)算；從目前的發(fā)展來(lái)看，芯片的工作電壓越來(lái)越低，最大電流越來(lái)越大，因此核心電源的目標(biāo)阻抗越來(lái)越小。