IP核（Intellectual Property core）是一段具有特定電路功能的硬件描述語言程序，常常被用于數(shù)字電路中。該程序與集成電路工藝無關(guān)，可以移植到不同的半導(dǎo)體工藝中去生產(chǎn)集成電路芯片，從而幫助開發(fā)人員減少工作量，并加快產(chǎn)品上市。

虹科1G 網(wǎng)管冗余交換機IP核

HongKe 1G Managed Redundant Switch IP Core /

網(wǎng)管冗余交換機IP核（MRS）是虹科HSR-PRP交換機（HPS）和網(wǎng)管以太網(wǎng)交換機（MES）IP核的組合，具有冗余的以太網(wǎng)交換功能。MES模塊是一個無阻塞交叉開關(guān)矩陣，允許在所有端口之間進(jìn)行連續(xù)傳輸。它實施存儲轉(zhuǎn)發(fā)的交換方法，以完全滿足以太網(wǎng)標(biāo)準(zhǔn)策略關(guān)于轉(zhuǎn)發(fā)每個幀之前校驗幀的完整性。另一方面，HPS模塊在所需的端口中引入了HSR和PRP冗余功能。HSR 的切換方法是 Cut-Through（直通）。因此，MES和HPS的組合提供了最高的性能和與標(biāo)準(zhǔn)的最大兼容性。

虹科網(wǎng)管冗余交換機可以利用新的 Xilinx Vivado 工具輕松集成到用戶的FPGA 設(shè)計中，該工具允許在圖形用戶界面中使用 IP 內(nèi)核并以簡單的方式配置 IP 參數(shù)。

以下Xilinx FPGA系列可以支持虹科MRS IP核 ：

6 系列（Spartan、Virtex）

7 系列（Zynq、Spartan、Artix、Kintex、Virtex）

超大規(guī)模（Kintex、Virtex）

Ultrascale+（Zynq MPSoC、Kintex、Virtex）

虹科

用于Xilinx Vivado工具的

1G網(wǎng)管冗余交換機 /

虹科網(wǎng)管冗余交換機IP核的主要功能

HongKe 1G MRS IP Core Key Features

1

# 接口

全雙工10/100/1000 Mbps以太網(wǎng)接口

半雙工10/100 Mbps以太網(wǎng)接口

全雙工10 Gbps以太網(wǎng)接口（開發(fā)中）

可配置的3至16個以太網(wǎng)端口

MII/GMII/RGMII/SGMII/QSGMII物理層設(shè)備（PHY）接口

每個端口支持不同的數(shù)據(jù)速率

銅纜和光纖介質(zhì)接口：10/100/1000Base-T，100Base-FX，1000Base-X

2

# 交換

具有自動MAC地址學(xué)習(xí)和老化的動態(tài)MAC表（最多2048個條目）

靜態(tài)MAC表（最多2048個條目）

巨型幀管理

基于以太網(wǎng)的交換

入口端口鏡像

廣播/多播風(fēng)暴防護(hù)

每端口速率限制（廣播、多播和單播流量）

3

# 流通管理

多播幀過濾

交換端口掩碼：用戶定義的幀到具體端口的轉(zhuǎn)發(fā)

基于端口的VLAN支持

服務(wù)質(zhì)量(QoS)：優(yōu)先級（PCP-802.1p，DSCP TOS，以太類型）

IEEE 802.1X EAPOL硬件處理

DSA（分布式交換體系結(jié)構(gòu)）標(biāo)記：使用DSA的理想情況是以太網(wǎng)交換機支持“交換機標(biāo)簽”

4

# 組態(tài)

MDIO，UART，AXI4-Lite或CoE（以太網(wǎng)配置）管理接口

以太網(wǎng)配置（COE）：通過連接到CPU的同一以太網(wǎng)鏈路全面訪問內(nèi)部寄存器

購買IP核時提供驅(qū)動程序

5

# 冗余協(xié)議

RSTP（需要軟件堆棧）

MRP（不需要軟件堆棧）

DLR（不需要軟件堆棧）

HSR（不需要軟件堆棧）

PRP（不需要軟件堆棧）

虹科網(wǎng)管冗余交換機IP核

虹科工業(yè)控制團隊