時間

2023年7月10-12日

地點

美國舊金山西莫斯克尼會議中心

展位號

1435

芯和半導體將于2023年7月10-12日參加在美國舊金山西莫斯克尼會議中心舉辦的DAC2023設計自動化大會，并將在會上發(fā)布EDA 2023版本軟件集。這是芯和半導體連續(xù)第八年參加DAC，展位號為1435。

繼六月在國際微波展IMS上發(fā)布射頻EDA解決方案2023版本之后，芯和半導體此次計劃將發(fā)布全系列EDA產(chǎn)品中的封裝和高速系統(tǒng)2023版本軟件集，在先進封裝、高速設計領(lǐng)域增添眾多的重要功能和升級。

活動簡介

今年是DAC（Design Automation Conference）60周年，是一直致力于打造電子電路和系統(tǒng)設計以及設計自動化生態(tài)系統(tǒng)的首要活動。DAC為全球范圍內(nèi)的芯片和系統(tǒng)設計師、研究人員、學者、高管和電子設計工具供應商提供了良好的電子設計生態(tài)系統(tǒng)教育、培訓、展覽和交流機會。

本屆大會議題涵蓋自主系統(tǒng)、電子系統(tǒng)設計與自動化、EDA、嵌入式系統(tǒng)、IP的開發(fā)驗證與集成管理、人工智能、系統(tǒng)安全、云計算八個主題。

方案展示

(展位號1435)

芯和半導體此次將重點展示其在先進封裝、高速設計領(lǐng)域的最新解決方案。

芯和半導體3DIC Chiplet先進封裝解決方案

芯和半導體“2.5D/3DICChiplet先進封裝分析”EDA平臺，依賴于突破性的多尺度 EM 求解器、AI加持的智能網(wǎng)格剖分技術(shù)、及優(yōu)化的多核多機分布式并行計算技術(shù)，為解決2.5D/3DIC Chiplet先進封裝設計中的信號/電源完整性/熱/應力等挑戰(zhàn)提供了強大的性能和能力支持。

多尺度求解能力和容量優(yōu)勢支持對裸芯片、中介層和基板進行統(tǒng)一的 EM 仿真，突破了借助傳統(tǒng)工具剪切和縫合方法帶來的易錯性和局限性；

多模式分析選項為工程師提供了速度和精確性的選擇，更好地平衡每個設計環(huán)節(jié)的分析需求和設計效率，涵蓋了從架構(gòu)探索到最終簽核的整個設計鏈路；

與生態(tài)系統(tǒng)合作伙伴合作，獲得了各種主流先進封裝技術(shù)的評估和認證；

已被各大國際領(lǐng)先的 IC 公司廣泛采納，用于設計數(shù)據(jù)中心和汽車市場的下一代 HPC 和 AI 芯片。

芯和半導體高速數(shù)字系統(tǒng)SI/PI分析方案

芯和半導體高速數(shù)字系統(tǒng)SI/PI 分析方案，是一個豐富的高速數(shù)字系統(tǒng)設計平臺，支持各種高速并行、串行互連接口。其中：

Notus平臺基于芯和半導體強大的電磁場和多物理仿真引擎技術(shù)，為設計師提供了一種更加高效且自動的方式，滿足在信號完整性、電源完整性和熱分析方面的設計需求。Notus平臺提供了一套綜合的仿真流程，包含有電源直流分析、電源頻域阻抗分析、去耦電容優(yōu)化、信號拓撲提取、信號互連模型提取和熱分析等多個關(guān)鍵應用。

高速系統(tǒng)電路仿真平臺ChannelExpert，提供了一套完整的圖形化的高速通道綜合分析平臺，包括頻域S參數(shù)、時域眼圖、統(tǒng)計眼圖、COM以及參數(shù)化掃描和優(yōu)化等，助力用戶快速、準確分析高速通道性能，ChannelExpert嵌入自研Spice仿真引擎，滿足高效、高精度計算要求，同時開放支持第三方Spice求解器；支持芯和電磁EDA仿真工具的動態(tài)調(diào)用, 快速實現(xiàn)場-路聯(lián)合仿真功能；擁有完善的波形處理模塊，支持各種結(jié)果顯示，包括時域、頻域、眼圖和JEDEC DDRX 報告生成，同時提供自定義報告模板，快速生成仿真報告；支持XHPC功能，實現(xiàn)多核多機分布式計算。

審核編輯：湯梓紅