內(nèi)容提要

●Cadence 流程已通過認(rèn)證，可立即投入生產(chǎn)，該工藝下 Design IP 產(chǎn)品現(xiàn)已完備，可支持客戶進(jìn)行 Intel 16 工藝下 SOC 設(shè)計(jì)

●客戶可以基于已被充分認(rèn)證的 Cadence 流程，以十足把握交付各類 HPC 及消費(fèi)電子應(yīng)用

中國(guó)上海，2023 年 7 月 14 日——楷登電子（美國(guó) Cadence 公司，NASDAQ：CDNS）近日宣布其數(shù)字和定制/模擬流程現(xiàn)已通過 Intel 16 FinFET 工藝技術(shù)認(rèn)證，其 Design IP 現(xiàn)可支持 Intel Foundry Services（IFS）的此工藝節(jié)點(diǎn)。與此同時(shí)，Cadence 和 Intel 共同發(fā)布了相應(yīng)的制程設(shè)計(jì)套件（PDK），用于加速一系列應(yīng)用的開發(fā)，包括低功耗消費(fèi)電子及高性能計(jì)算（HPC）應(yīng)用?？蛻衄F(xiàn)在可以使用支持立即投產(chǎn)的 Cadence設(shè)計(jì)流程和 Design IP，實(shí)現(xiàn)設(shè)計(jì)目標(biāo)并加快產(chǎn)品上市。

Intel 16 數(shù)字全流程

完整的 Cadence RTL-to-GDS 流程已經(jīng)過認(rèn)證和優(yōu)化，可用于 Intel 16 工藝節(jié)點(diǎn)，助力客戶實(shí)現(xiàn)設(shè)計(jì)的功耗、性能和面積（PPA）目標(biāo)。該流程包括 Innovus Implementation System、GenusSynthesis Solution、Quantus Extraction Solution、TempusTiming Signoff Solution 及 Tempus ECO Option、PegasusVerification System 和 Pegasus DFM 以及 VoltusIC Power Integrity Solution。Cadence流程的部分功能進(jìn)行了針對(duì) Intel 16 工藝規(guī)則的優(yōu)化，包括過孔插入和天線規(guī)則支持，有助于實(shí)現(xiàn)高質(zhì)量設(shè)計(jì)。

Intel 16 定制/模擬流程

Cadence VirtuosoStudio（包含 Virtuoso Schematic Editor、Virtuoso Layout Suite、Virtuoso ADE Suite）和集成的 SpectreX Simulator 均已通過 Intel 16工藝節(jié)點(diǎn)認(rèn)證。這些工具經(jīng)過功能增強(qiáng)，可以更好地管理工藝角仿真，執(zhí)行統(tǒng)計(jì)分析、設(shè)計(jì)對(duì)中和電路優(yōu)化。

Virtuoso設(shè)計(jì)平臺(tái)與 Innovus Implementation System 緊密集成，通過一個(gè)共用的數(shù)據(jù)庫來提升混合信號(hào)設(shè)計(jì)的實(shí)現(xiàn)方法。此外，Virtuoso Layout Suite 經(jīng)過全面更新，以便在 Intel 16 工藝上有效進(jìn)行版圖實(shí)現(xiàn)，該工具提供了多項(xiàng)功能，包括提高整個(gè)版圖設(shè)計(jì)環(huán)境的性能和可擴(kuò)展性；基于非均勻網(wǎng)格的器件布局布線方法，帶有布局、布線、填充和插入 dummy 的交互式輔助功能；支持基于寬度的間距模式（WSP）；集成寄生提取和 EM-IR 檢查；并且通過 Virtuoso InDesign DRC 集成了簽核品質(zhì)的物理驗(yàn)證功能。

Intel 16 設(shè)計(jì) IP

Cadence Design IP 已針對(duì) Intel 16工藝進(jìn)行了移植和硅驗(yàn)證，包括企業(yè)級(jí) PCI Express（PCIe）5.0 和 25G-KR 以太網(wǎng)多協(xié)議 PHY；面向消費(fèi)電子應(yīng)用的多協(xié)議 PHY（支持 PCIe 3.0 和 USB 3.2 等標(biāo)準(zhǔn)）；面向 LPDDR5/4/4X 的多標(biāo)準(zhǔn) PHY，支持多種存儲(chǔ)器應(yīng)用；MIPID-PHY^? v1.2，支持各種 MIPI 消費(fèi)電子應(yīng)用，如相機(jī)和顯示器；以及用于音頻應(yīng)用的 MIPI SoundWireI/O。

“雙方的共同用戶為各種垂直市場(chǎng)打造出色設(shè)計(jì)，并將我們視為值得信賴的代工合作伙伴，”Intel 副總裁兼產(chǎn)品與設(shè)計(jì)生態(tài)系統(tǒng)賦能部門總經(jīng)理Rahul Goyal 說，“通過與 Cadence 的持續(xù)合作，我們正在為各類市場(chǎng)的客戶提供技術(shù)賦能，幫助他們解鎖 Intel 16 制程和先進(jìn)的 Cadence 流程及 IP 所帶來的節(jié)能優(yōu)勢(shì)。”

“Cadence 研發(fā)團(tuán)隊(duì)與 IFS 通力合作，針對(duì) Intel 16 工藝技術(shù)驗(yàn)證了 Cadence 流程和設(shè)計(jì) IP，確?？蛻裟軌蚩焖俨捎梦覀兊募夹g(shù)，及時(shí)交付創(chuàng)新的消費(fèi)電子應(yīng)用，”Cadence 高級(jí)副總裁兼市場(chǎng)及商務(wù)開發(fā)總經(jīng)理 Nimish Modi 說，“芯片設(shè)計(jì)創(chuàng)新日新月異，因此我們對(duì)工具和 IP 進(jìn)行了優(yōu)化，以確保客戶能夠信心十足地交付設(shè)計(jì)，滿足最嚴(yán)苛的設(shè)計(jì)要求?！?/p>

Cadence 先進(jìn)的 EDA 解決方案和 IP 產(chǎn)品支持公司的智能系統(tǒng)設(shè)計(jì)（Intelligent System Design）戰(zhàn)略，旨在助力客戶實(shí)現(xiàn) SoC 卓越設(shè)計(jì)。

關(guān)于 Cadence 先進(jìn)節(jié)點(diǎn)解決方案

更多信息，請(qǐng)?jiān)L問

www.cadence.com/go/advndifspr

（您可復(fù)制至瀏覽器或點(diǎn)擊閱讀原文打開）

關(guān)于 Cadence

Cadence 是電子系統(tǒng)設(shè)計(jì)領(lǐng)域的關(guān)鍵領(lǐng)導(dǎo)者，擁有超過 30 年的計(jì)算軟件專業(yè)積累。基于公司的智能系統(tǒng)設(shè)計(jì)戰(zhàn)略，Cadence 致力于提供軟件、硬件和 IP 產(chǎn)品，助力電子設(shè)計(jì)概念成為現(xiàn)實(shí)。Cadence 的客戶遍布全球，皆為最具創(chuàng)新能力的企業(yè)，他們向超大規(guī)模計(jì)算、5G 通訊、汽車、移動(dòng)設(shè)備、航空、消費(fèi)電子、工業(yè)和醫(yī)療等最具活力的應(yīng)用市場(chǎng)交付從芯片、電路板到完整系統(tǒng)的卓越電子產(chǎn)品。Cadence 已連續(xù)九年名列美國(guó)財(cái)富雜志評(píng)選的 100 家最適合工作的公司。如需了解更多信息，請(qǐng)?jiān)L問公司網(wǎng)站www.cadence.com。

2023 Cadence Design Systems, Inc. 版權(quán)所有。在全球范圍保留所有權(quán)利。Cadence、Cadence 徽標(biāo)和 www.cadence.com/go/trademarks 中列出的其他 Cadence 標(biāo)志均為 Cadence Design Systems, Inc. 的商標(biāo)或注冊(cè)商標(biāo)。所有其他標(biāo)識(shí)均為其各自所有者的資產(chǎn)。