DC-DC-25---DC-DC的Layout要點(diǎn)

引言：DC-DC的布局布線少不了要使用過孔和銅皮，過孔和銅皮的相關(guān)寄生參數(shù)對于功率布局走線需要格外注意，本節(jié)簡述過孔銅箔的相關(guān)參數(shù)估算以及使用注意點(diǎn)。

1.銅箔的阻抗

圖25-1表示單位面積銅箔的阻抗值。通常為厚35um、寬1mm、長1mm銅箔面積的阻抗值。通?？衫孟铝泄竭M(jìn)行阻抗計(jì)算：

l ∶ 導(dǎo)線的長度 [mm]

w ∶ 導(dǎo)線的寬度 [mm]

t ∶ 銅箔的厚度 [um]

p ∶ 銅的電阻率 [uΩcm]

T ∶ 溫度

根據(jù)從圖25-1讀取到的每單位面積的阻抗值RP來計(jì)算，結(jié)果如下：

RP ∶ 從曲線中讀取的阻抗值 [mΩ]

l ∶ 導(dǎo)線的長度 [mm]

w ∶ 導(dǎo)線的寬度 [mm]

t ∶ 銅箔的厚度 [um]

比如25°C時(shí)，寬3mm、長50mm的銅箔的阻抗值，可以根據(jù)下列計(jì)算得出是8.17mΩ。

根據(jù)該阻抗值，流過3A電流時(shí)的壓降為24.5mV，當(dāng)溫度上升至100℃時(shí)，阻抗值增加29%，壓降也增加至31.6mV。

圖25-1：單位面積銅箔的阻抗值

2.銅箔的感抗

銅箔的感抗可以用以下公式表示。從公式可以看出，PCB布線的感抗值幾乎不依賴于銅箔的厚度。

l ∶ 導(dǎo)線的長度 [mm]

w ∶ 導(dǎo)線的寬度 [mm]

t ∶ 銅箔的厚度 [um]

圖25-2表示的是銅箔感抗的計(jì)算值。從圖表可以看出，即使線寬增加2倍，電感值也不會降低到理想狀態(tài)。想要抑制寄生電感的影響，縮短布線長度是最好的解決辦法。假設(shè)電感值L[H]在電路板布線上的流過的電流在時(shí)間t[s]之內(nèi)的變化量為i[A]，則將在其電路板布線的兩端產(chǎn)生以下電壓。

例如在寄生電感值為6nH的電路板布線上，在10ns內(nèi)流過了2A的電流時(shí)，將產(chǎn)生以下電壓：

圖25-2：銅箔的感抗

3.過孔的阻抗

過孔的阻抗值用以下公式表示。圖25-3表示的是板厚1.6mm、鍍層厚0.015mm (15um) 條件下過孔的阻抗值。

h ∶ 板厚 [mm]

d ∶ 過孔直徑 [mm]

tm∶通孔鍍層厚度[mm]

p ∶銅的電阻率[uΩcm]

T ∶ 溫度

圖25-3：過孔的阻抗

4.過孔的感抗

根據(jù)Howard W. Johnson的方法，過孔的感抗值按以下公式表示。圖25-4顯示了計(jì)算結(jié)果。

h∶ 板厚[mm]

d ∶ 過孔直徑[mm]

感抗值雖然很小，但布線呈直角時(shí)會導(dǎo)致EMI惡化。

圖25-4：過孔的感抗

5.過孔的容許電流

過孔的直徑乘以π后的值相當(dāng)于線寬，可以根據(jù)圖25-5中導(dǎo)體的電流導(dǎo)致的溫度上升圖表推測出過孔的容許電流值，但是由于過孔的鍍層厚度只有18um，容許電流能力要低于圖表所示鍍層厚度為35um的導(dǎo)線。

圖25-5：鍍層厚度、導(dǎo)線寬度、電流導(dǎo)致的溫升

在前述布線項(xiàng)中，曾建議在鍍層厚度為35um時(shí)，按照1A電流使用1mm以上寬度的導(dǎo)體進(jìn)行布線，但是因?yàn)檫^孔的鍍層厚度只有一半，所以建議按照1A電流使用2mm以上寬度的導(dǎo)體進(jìn)行布線。圖25-6是容許電流的示例，請根據(jù)使用用途配置過孔的個(gè)數(shù)，確保容許電流、阻抗、感抗?jié)M足規(guī)格要求。

圖25-6：容許電流

6. 拐角布線

如果將拐角布線折為直角，阻抗將在拐角處發(fā)生變化，這會導(dǎo)致電流波形紊亂，產(chǎn)生被稱為“反射”的波形畸變。開關(guān)節(jié)點(diǎn)等頻率較高的布線EMI可能會惡化。如圖25-7所示，盡量將拐角處做45°折線或者圓弧彎曲狀處理，彎曲的半徑越大，阻抗的變化越小。

圖25-7：拐角布線