在2023年的FPGA領(lǐng)域頂級會議FPL (International Conference on Field Programmable Logic and Applications) 上，由中科馭數(shù)團隊、中國科學院計算技術(shù)研究所處理器芯片全國重點實驗室團隊共同完成的論文《Co-ViSu: a Video Super-Resolution Accelerator Exploiting Codec Information Reuse》獲得FPL2023最佳論文獎。該項工作由鄢貴海指導完成，作者包括樊海爽、吳婧雅、盧文巖、李曉維。論文第一作者樊海爽受邀在會上做口頭報告。

▲ 《Co-ViSu: a Video Super-Resolution Accelerator Exploiting Codec Information Reuse》獲得FPL2023最佳論文獎

▲ 論文第一作者樊海爽受邀在會上做口頭報告

Co-ViSu是一個針對壓縮域視頻超分辨率任務的FPGA加速引擎。視頻分辨率是將低分辨率視頻轉(zhuǎn)化成高分辨率的任務，其在視頻流服務、AV/VR、醫(yī)學等領(lǐng)域都有重要的應用，與CNN相比其面臨著計算復雜度和內(nèi)存帶寬需求更高的特點。本文提出的Co-ViSu首次在FPGA上協(xié)同設計實現(xiàn)視頻編解碼器和DNN加速器，通過復用視頻壓縮域編碼信息，Co-ViSu極大地提高了視頻超分系統(tǒng)的吞吐和能效，可支持280FPS的1080P到4K超分計算，相比于現(xiàn)有最高的SOTA方案吞吐量高2.1倍，能效比提升4.2倍。Co-ViSu協(xié)同設計方案可以很好地擴展到諸如視頻分割、物體跟蹤以及視頻檢測等視覺任務中。

FPL是可編程邏輯和可重構(gòu)計算領(lǐng)域歷史最悠久、最大的國際會議，也是該領(lǐng)域的頂級會議之一，主要收錄可重構(gòu)架構(gòu)設計、應用、嵌入式處理、設計自動化等方向的研究工作。第33屆FPL會議由瑞典查爾姆斯理工大學主辦，F(xiàn)ull-paper錄用率為23.7%。

處理器芯片全國重點實驗室是中國科學院批準正式啟動建設的首批重點實驗室之一。中科馭數(shù)和處理器芯片全國重點實驗室為戰(zhàn)略合作伙伴關(guān)系，雙方積極推進產(chǎn)學研緊密合作，助推國產(chǎn)DPU技術(shù)創(chuàng)新高地建設。

審核編輯 黃宇