91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Zynq系列處理器中AXI接口的使用

CHANBAEK ? 來源:嵌入式隨筆 ? 作者:嵌入式隨筆 ? 2023-10-17 17:05 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

Zynq系列處理器包含了ARMFPGA,與ARM處理器+FPGA這種兩個處理器相比最大的特點就是兩種結(jié)構(gòu)的數(shù)據(jù)交互在芯片內(nèi)部進行。既節(jié)約了接口,有提升了交互速度。

內(nèi)部交互主要是使用AXI接口。AXI是一種主從接口。雖然看起來很復雜,但也是主機發(fā)送地址然后讀寫數(shù)據(jù)。PS端通過芯片內(nèi)控制器來發(fā)送或者接收AXI接口信號,和SPI之類的主從接口一樣。

圖片

PL端通過IP核或者自寫的邏輯程序收發(fā)AXI接口程序。

通過如下的圖(ZYNQ7000系列的)可以看出PS端的GP AXI連接一個控制器,HP AXI連接一個控制器。

圖片

如上圖所示,這個型號的GP AXI可以作為主機也可以作為從機,來與PL端交互數(shù)據(jù)。HP AXI的傳輸速度快,通過Programmable Logic to Memory Interconnect可以連接到DDR控制器,可以訪問DDR數(shù)據(jù)。流程是:PL端的邏輯程序發(fā)出AXI接口的時序信號,Programmable Logic to Memory Interconnect接收到后轉(zhuǎn)化成可以訪問DDR控制器的信號來讀寫數(shù)據(jù)。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 處理器
    +關(guān)注

    關(guān)注

    68

    文章

    20250

    瀏覽量

    252208
  • FPGA
    +關(guān)注

    關(guān)注

    1660

    文章

    22408

    瀏覽量

    636222
  • 接口
    +關(guān)注

    關(guān)注

    33

    文章

    9519

    瀏覽量

    157015
  • Zynq
    +關(guān)注

    關(guān)注

    10

    文章

    630

    瀏覽量

    49447
  • AXI
    AXI
    +關(guān)注

    關(guān)注

    1

    文章

    145

    瀏覽量

    17935
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    ZynqAXI4-Lite和AXI-Stream功能介紹

    ZynqAXI4-Lite功能 AXI4-Lite接口AXI4的子集,專用于和元器件內(nèi)的控制
    的頭像 發(fā)表于 09-27 11:33 ?9958次閱讀
    <b class='flag-5'>Zynq</b><b class='flag-5'>中</b><b class='flag-5'>AXI</b>4-Lite和<b class='flag-5'>AXI</b>-Stream功能介紹

    Xilinx zynq AXI總線全面解讀

    AXI (Advanced eXtensible Interface) 本是由ARM公司提出的一種總線協(xié)議, Xilinx從 6 系列的 FPGA 開始對 AXI 總線提供支持,目前使用 AX
    的頭像 發(fā)表于 12-04 12:22 ?9205次閱讀
     Xilinx <b class='flag-5'>zynq</b> <b class='flag-5'>AXI</b>總線全面解讀

    ZYNQ多核處理器硬件上的劃分

    zynq系列開發(fā)板有兩個板載Cortex-A9處理器,兩個ARM可以協(xié)同處理數(shù)據(jù)。
    的頭像 發(fā)表于 09-19 09:06 ?3443次閱讀

    玩轉(zhuǎn)Zynq連載34——[ex54] 基于ZynqAXI GP總線的從機接口設(shè)計

    時鐘。完成ZYNQ7 ProcessingSystem的配置更改后,回到Diagram界面,可以看到新出現(xiàn)了名為M_AXI_GP0_ACLK、M_AXI_GP0和FCLK_CLK0的
    發(fā)表于 11-12 10:23

    關(guān)于Zynq的理論部分

    關(guān)于Zynq的理論部分,文大部分截圖摘抄自《zynqbook》ZYNQ架構(gòu)雙核ARM Cortex-A9 處理器:ARM Cortex-A9 是一個應用級的處理器,能運行完整的像Lin
    發(fā)表于 07-23 10:11

    一文詳解ZYNQ的DMA與AXI4總線

    ZYNQ,支持AXI-Lite,AXI4和AXI-Stream三種總線,但PS與PL之間的接口
    的頭像 發(fā)表于 09-24 09:50 ?7376次閱讀
    一文詳解<b class='flag-5'>ZYNQ</b><b class='flag-5'>中</b>的DMA與<b class='flag-5'>AXI</b>4總線

    何謂 AXI?關(guān)于AXI3/AXI4的相關(guān)基礎(chǔ)知識

    引言 近來,幾乎每個賽靈思 IP 都使用 AXI 接口。Zynq、Zynq MP、MicroBlaze 和全新的 Versal 處理器都無一
    的頭像 發(fā)表于 09-27 11:06 ?7844次閱讀
    何謂 <b class='flag-5'>AXI</b>?關(guān)于<b class='flag-5'>AXI</b>3/<b class='flag-5'>AXI</b>4的相關(guān)基礎(chǔ)知識

    ZYNQDMA與AXI4總線

    接口的構(gòu)架 在ZYNQ,支持AXI-Lite,AXI4和AXI-Stream三種總線,但PS
    的頭像 發(fā)表于 11-02 11:27 ?5145次閱讀
    <b class='flag-5'>ZYNQ</b><b class='flag-5'>中</b>DMA與<b class='flag-5'>AXI</b>4總線

    ZYNQ-7000系列MIO、EMIO、AXI_GPIO接口

    ZYNQ-7000系列MIO/EMIO/AXI_GPIO接口
    發(fā)表于 07-25 17:41 ?3646次閱讀
    <b class='flag-5'>ZYNQ</b>-7000<b class='flag-5'>系列</b>MIO、EMIO、<b class='flag-5'>AXI</b>_GPIO<b class='flag-5'>接口</b>

    ZYNQ-7000系列MIO/EMIO/AXI_GPIO接口

    ZYNQ-7000系列MIO/EMIO/AXI_GPIO接口
    發(fā)表于 01-31 06:50 ?12次下載
    <b class='flag-5'>ZYNQ</b>-7000<b class='flag-5'>系列</b>MIO/EMIO/<b class='flag-5'>AXI</b>_GPIO<b class='flag-5'>接口</b>

    AXI_GP接口AXI_HP接口的相關(guān)內(nèi)容

    學習關(guān)于ZYNQ IP核的GP接口和HP接口的異同,介紹關(guān)于AXI_GP接口
    的頭像 發(fā)表于 07-03 14:17 ?5056次閱讀

    Zynq系列FPGA的亮點

    Zynq 系列的亮點在于 FPGA 里包含了完整的 ARM 處理子系統(tǒng)(PS),每一顆 Zynq 系列
    的頭像 發(fā)表于 08-06 10:20 ?2412次閱讀
    <b class='flag-5'>Zynq</b><b class='flag-5'>系列</b>FPGA的亮點

    FPGA通過AXI總線讀寫DDR3實現(xiàn)方式

    AXI總線由一些核心組成,包括AXI處理器接口AXI4)、AXI
    發(fā)表于 04-18 11:41 ?2595次閱讀

    為Xilinx? Zynq?UltraScale?系列處理器的VCCINT_VCU軌供電

    電子發(fā)燒友網(wǎng)站提供《為Xilinx? Zynq?UltraScale?系列處理器的VCCINT_VCU軌供電.pdf》資料免費下載
    發(fā)表于 09-25 10:54 ?0次下載
    為Xilinx? <b class='flag-5'>Zynq</b>?UltraScale?<b class='flag-5'>系列</b>多<b class='flag-5'>處理器</b><b class='flag-5'>中</b>的VCCINT_VCU軌供電

    ZYNQ基礎(chǔ)---AXI DMA使用

    Xilinx官方也提供有一些DMA的IP,通過調(diào)用API函數(shù)能夠更加靈活地使用DMA。 1. AXI DMA的基本接口 axi dma IP的基本結(jié)構(gòu)如下,主要分為三個部分,分別是控制axi
    的頭像 發(fā)表于 01-06 11:13 ?4026次閱讀
    <b class='flag-5'>ZYNQ</b>基礎(chǔ)---<b class='flag-5'>AXI</b> DMA使用