91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Vivado Design Suite 用戶指南:編程和調(diào)試

Xilinx賽靈思官微 ? 來源:未知 ? 2023-10-25 16:15 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

《Vivado Design Suite 用戶指南:編程和調(diào)試》

文檔涵蓋了以下設(shè)計(jì)進(jìn)程:

硬件、IP 和平臺(tái)開發(fā)為硬件平臺(tái)創(chuàng)建 PL IP 塊、創(chuàng)建 PL 內(nèi)核、功能仿真以及評(píng)估 AMD Vivado 時(shí)序收斂、資源使用情況和功耗收斂。還涉及為系統(tǒng)集成開發(fā)硬件平臺(tái)。本文檔中適用于此設(shè)計(jì)進(jìn)程的主題包括:

  • 第 9 章:設(shè)計(jì)調(diào)試

  • 第 10 章:系統(tǒng)內(nèi)邏輯設(shè)計(jì)調(diào)試流程

  • 第 11 章:在硬件中調(diào)試邏輯設(shè)計(jì)

  • 第 12 章:在波形查看器中查看 ILA 探針數(shù)據(jù)

  • 第 13 章:實(shí)現(xiàn)后的設(shè)計(jì)調(diào)試

開發(fā)板系統(tǒng)設(shè)計(jì)通過原理圖和開發(fā)板布局設(shè)計(jì) PCB。還包含功耗、散熱以及信號(hào)完整性注意事項(xiàng)。本文檔中適用于此設(shè)計(jì)進(jìn)程的主題包括:

  • 第 4 章:器件編程

  • 第 5 章:在 Vivado 中執(zhí)行遠(yuǎn)程調(diào)試

  • 第 6 章:配置存儲(chǔ)器器件編程

  • 第 7 章:高級(jí)編程功能

  • 第 8 章:串行矢量格式 (SVF) 文件編程

  • 第 14 章:串行 I/O 硬件調(diào)試流程

  • 第 16 章:在硬件中調(diào)試串行 I/O 設(shè)計(jì)

本文選取了“第3章:生成比特流或器件鏡像”部分進(jìn)行分享。如果您希望獲取完整版用戶指南,請(qǐng)至文末掃描二維碼進(jìn)行下載。

生成比特流或器件鏡像

生成比特流或器件鏡像之前,請(qǐng)復(fù)查其設(shè)置,確保這些設(shè)置對(duì)于您的設(shè)計(jì)都正確無誤,這一點(diǎn)至關(guān)重要。

AMD Vivado IDE 中的比特流和器件鏡像設(shè)置分為 2 種類型:

  1. 比特流或器件鏡像文件格式設(shè)置。

  2. 器件配置設(shè)置。

在 Vivado Flow Navigator 中依次選擇“Settings ” → “Bitstream”(設(shè)置 > 比特流),或者選擇“Flow” → “Settings” → “Bitstream Settings”(流程 > 設(shè)置 > 比特流設(shè)置)菜單選項(xiàng)以打開“Bitstream Settings”(比特流設(shè)置)彈出窗口(如下圖所示)。只要設(shè)置正確,即可使用 write_bistream Tcl 命令或者使用 Vivado Flow Navigator 中的“Generate Bitstream”(生成比特流)按鈕來生成比特流數(shù)據(jù)文件。

如果以 AMD Versal 器件為目標(biāo),則會(huì)生成可編程器件鏡像 (.pdi),而不是比特流文件。更改器件鏡像設(shè)置的過程與先前架構(gòu)類似,但菜單選項(xiàng)、Tcl 命令和可用設(shè)置會(huì)有所不同。

要訪問器件鏡像設(shè)置,請(qǐng)依次選中 Vivado Flow Navigator 中的“Settings” → “Generate Device Image”(設(shè)置 > 生成器件鏡像),或者選中“Flow” → “Settings” → “Generate Device Image Settings...”(流程 > 設(shè)置 > 生成器件鏡像設(shè)置)菜單選項(xiàng),這樣即可在“Settings”(設(shè)置)彈出窗口中打開“Device Image”(器件鏡像)部分(請(qǐng)參閱下圖)。要生成器件鏡像數(shù)據(jù)文件,可使用 write_device_image Tcl 命令,或者使用 Vivado Flow Navigator 中的“Write Device Image”(寫入器件鏡像)按鈕。

wKgaomU4z72AFcd2AAGI9UXAxp4950.png

圖:比特流設(shè)置面板

wKgaomU4z72AB6s6AAGIvPt9Mmk514.png

圖:生成器件鏡像設(shè)置面板

更改比特流文件格式設(shè)置

默認(rèn)情況下,write_bitstream Tcl 命令僅生成二進(jìn)制比特流 (.bit)文件。(可選)您可通過使用以下命令開關(guān)來更改 write_bitstream Tcl 命令寫出的文件格式:

  • -raw_bitfile:(可選)此開關(guān)會(huì)導(dǎo)致 write_bitstream 編寫原始比特文件 (.rbt),其中所含信息與二進(jìn)制比特流文件中所含信息相同,但格式為 ASCII。輸出文件名為 .rbt。

  • -mask_file:(可選)編寫掩碼文件 (.msk),其中包含有關(guān)比特流文件中配置數(shù)據(jù)所在位置的掩碼數(shù)據(jù)。此文件可用于判定比特流中哪些位應(yīng)與回讀數(shù)據(jù)進(jìn)行比較和驗(yàn)證。如果掩碼位為 0,那么應(yīng)根據(jù)比特流數(shù)據(jù)驗(yàn)證該位。如果掩碼位為 1,那么不應(yīng)驗(yàn)證該位。輸出文件名為.msk。

  • -no_binary_bitfile:(可選)不編寫二進(jìn)制比特流文件 (.bit)。如果要生成 ASCII 比特流文件或掩碼文件或者要生成比特流報(bào)告(而不生成二進(jìn)制比特流文件),請(qǐng)使用此命令。

  • -logic_location_file:(可選)創(chuàng)建 ASCII 邏輯位置文件 (.ll),以顯示鎖存器、觸發(fā)器、LUT、塊 RAM 和 I/O 塊輸入輸出的比特流位置。這些位元可供位置文件中的幀和位編號(hào)引用,以幫助您觀察 FPGA 寄存器的內(nèi)容。

  • -bin_file:(可選)創(chuàng)建二進(jìn)制文件 (.bin),其中僅包含器件編程數(shù)據(jù),不含標(biāo)準(zhǔn)比特流文件 (.bit) 中找到的報(bào)頭信息。

  • -reference_bitfile :(可選)讀取引用比特流文件,并輸出增量比特流文件,其中僅含不同于指定引用文件的內(nèi)容。此部分比特流文件可用于對(duì)含更新設(shè)計(jì)的現(xiàn)有器件進(jìn)行增量編程。

向下滑動(dòng)查看

更改器件鏡像 (PDI) 文件格式設(shè)置

默認(rèn)情況下,write_device_image Tcl 命令僅生成 1 個(gè) .pdi 文件。(可選)您可通過使用以下命令開關(guān)來更改write_device_image Tcl 命令寫出的文件格式:

  • -force(可選):覆蓋現(xiàn)有文件。

  • -verbose(可選):打印 write_device_image 選項(xiàng)。

  • -raw_partitions(可選):寫入原始 CFI 和 NPI 分區(qū)文件(.rnpi 和 .rcdo)

  • -mask_file(可選):寫入掩碼文件 (.msk)

  • -logic_location_file(可選):寫入邏輯位置文件 (.ll)

  • -cell (可選):僅為指定單元?jiǎng)?chuàng)建部分器件鏡像。

  • -no_pdi:不生成 pdi 文件。僅生成原始分區(qū)文件后即停止操作。

  • -no_partial_pdifile(可選):不為 Dynamic Function eXchange 設(shè)計(jì)寫入部分 pdi 文件。

  • -quiet(可選):忽略命令錯(cuò)誤。

  • (必需):要寫入的 .pdi 文件名。

向下滑動(dòng)查看

更改器件配置比特流設(shè)置

您可更改的最常見的配置設(shè)置歸為器件配置設(shè)置類別。這些設(shè)置是器件模型的屬性,您可使用“Edit Device Properties”(編輯器件屬性)對(duì)話框來為選定的已綜合或已實(shí)現(xiàn)的設(shè)計(jì)網(wǎng)表更改這些設(shè)置。以下步驟描述了如何使用此方法來設(shè)置各種比特流屬性:

1.選擇“Tools” → “Edit Device Properties”(工具 > 編輯器件屬性)。

2.在“Edit Device Properties”對(duì)話框中,選擇左側(cè)列中的類別之一(請(qǐng)參閱下圖)。

wKgaomU4z72AQMy0AACqyyhEF-0501.png

3.將屬性設(shè)為期望的值,然后單擊“OK”(確定)。

4.依次選擇“File” → “Constraints” → “Save”(文件 > 約束 > 保存)以將更新后的屬性保存到目標(biāo) XDC 文件中。

也可以在 XDC 文件中使用 set_property 命令來設(shè)置比特流屬性。例如,以下提供了如何更改 start-up DONE cycle 屬性的示例:

set_property BITSTREAM.STARTUP.DONE_CYCLE 4 [current_design]

在 Vivado 模板中提供了更多示例和模板?!捌骷渲帽忍亓髟O(shè)置”描述了所有器件配置設(shè)置。

獲取完整版用戶指南,請(qǐng)掃描二維碼進(jìn)行下載

wKgaomU4z72AHysVAAACkQ90eQI069.png


原文標(biāo)題:Vivado Design Suite 用戶指南:編程和調(diào)試

文章出處:【微信公眾號(hào):Xilinx賽靈思官微】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 賽靈思
    +關(guān)注

    關(guān)注

    33

    文章

    1798

    瀏覽量

    133418
  • Xilinx
    +關(guān)注

    關(guān)注

    73

    文章

    2200

    瀏覽量

    131107

原文標(biāo)題:Vivado Design Suite 用戶指南:編程和調(diào)試

文章出處:【微信號(hào):賽靈思,微信公眾號(hào):Xilinx賽靈思官微】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    Include File解鎖Vector Logger Suite高階功能

    Include File(inc文件)是Vector Logger Suite(VLS)中使用LTL代碼片段的關(guān)鍵機(jī)制。通過Include File,用戶可以在LTL代碼中靈活定義參數(shù)、觸發(fā)
    的頭像 發(fā)表于 12-30 09:44 ?349次閱讀
    Include File解鎖Vector Logger <b class='flag-5'>Suite</b>高階功能

    AMD Vivado Design Suite 2025.2版本現(xiàn)已發(fā)布

    AMD Vivado Design Suite 2025.2 版本現(xiàn)已發(fā)布,新增對(duì) AMD Versal 自適應(yīng) SoC 的設(shè)計(jì)支持,包含新器件支持、QoR 功能及易用性增強(qiáng)。
    的頭像 發(fā)表于 12-09 15:11 ?940次閱讀

    StellarLINK在線調(diào)試器技術(shù)解析與應(yīng)用指南

    STMicroelectronics STELLARLINK內(nèi)電路調(diào)試器和編程器是一套高性價(jià)比、小尺寸、快速原型設(shè)計(jì)解決方案,用于汽車應(yīng)用。該編程器是一款無源USB轉(zhuǎn)JTAG調(diào)試器和
    的頭像 發(fā)表于 10-25 13:53 ?1180次閱讀
    StellarLINK在線<b class='flag-5'>調(diào)試</b>器技術(shù)解析與應(yīng)用<b class='flag-5'>指南</b>

    ?MPLAB? ICD 5內(nèi)電路調(diào)試器技術(shù)解析與應(yīng)用指南

    ? 和SAM (ARM?) 設(shè)備。MPLAB ICD 5通過功能強(qiáng)大、簡(jiǎn)單易用的MPLAB X集成開發(fā)環(huán)境 (IDE) 圖形用戶界面 (GUI) 進(jìn)行調(diào)試編程。通過高速USB 2.0接口或以太網(wǎng)連接到計(jì)算機(jī)
    的頭像 發(fā)表于 10-11 10:15 ?761次閱讀
    ?MPLAB? ICD 5內(nèi)電路<b class='flag-5'>調(diào)試</b>器技術(shù)解析與應(yīng)用<b class='flag-5'>指南</b>

    MPLAB? PICkit?5 內(nèi)電路調(diào)試器技術(shù)解析與應(yīng)用指南

    )進(jìn)行快速原型設(shè)計(jì)和便攜式生產(chǎn)就緒編程。該套件與MPLAB X集成開發(fā)環(huán)境 (IDE) 結(jié)合使用,為調(diào)試編程提供功能強(qiáng)大、簡(jiǎn)單易用的圖形用戶界面 (GUI)。MPLAB PICkit
    的頭像 發(fā)表于 10-11 10:09 ?1084次閱讀
    MPLAB? PICkit?5 內(nèi)電路<b class='flag-5'>調(diào)試</b>器技術(shù)解析與應(yīng)用<b class='flag-5'>指南</b>

    ?MPLAB? PICkit? Basic調(diào)試器技術(shù)解析與應(yīng)用指南

    Microchip Technology MPLAB^?^ PICkit? Basic調(diào)試器是一套經(jīng)濟(jì)劃算的調(diào)試解決方案,適用于不需要高壓編程或高級(jí)調(diào)試功能的項(xiàng)目。Microchip
    的頭像 發(fā)表于 09-29 13:44 ?791次閱讀
    ?MPLAB? PICkit? Basic<b class='flag-5'>調(diào)試</b>器技術(shù)解析與應(yīng)用<b class='flag-5'>指南</b>

    CoDeSys3基礎(chǔ)編程及應(yīng)用指南

    電子發(fā)燒友網(wǎng)站提供《CoDeSys3基礎(chǔ)編程及應(yīng)用指南.pdf》資料免費(fèi)下載
    發(fā)表于 09-23 17:45 ?1次下載

    AMD Vivado ChipScope助力硬件調(diào)試

    許多硬件問題只有在整個(gè)集成系統(tǒng)實(shí)時(shí)運(yùn)行的過程中才會(huì)顯現(xiàn)出來。AMD Vivado ChipScope 提供了一套完整的調(diào)試流程,可在系統(tǒng)運(yùn)行期間最大限度提升對(duì)可編程邏輯的觀測(cè)能力,助力設(shè)計(jì)調(diào)試
    的頭像 發(fā)表于 09-05 17:08 ?1148次閱讀

    通過SEGGER JLINK調(diào)試CYUSB3014-BZXI遇到的問題求解

    最新版本)。 我按照《 EZ-USB? Suite 用戶指南》第 3 節(jié)“使用 Segger J-Link 進(jìn)行調(diào)試”進(jìn)行調(diào)試配置 然而我在
    發(fā)表于 07-16 08:27

    Vivado無法選中開發(fā)板的常見原因及解決方法

    在使用 AMD Vivado Design Suite 對(duì)開發(fā)板(Evaluation Board)進(jìn)行 FPGA 開發(fā)時(shí),我們通常希望在創(chuàng)建工程時(shí)直接選擇開發(fā)板,這樣 Vivado
    的頭像 發(fā)表于 07-15 10:19 ?1699次閱讀
    <b class='flag-5'>Vivado</b>無法選中開發(fā)板的常見原因及解決方法

    從何處獲取 CYBLE-416045-02 用戶指南?

    親愛的支持團(tuán)隊(duì) 我們希望獲得 CYBLE-416045-02 用戶指南文檔來測(cè)試TUV的RF證書,從哪里獲得 CYBLE-416045-02 用戶指南文檔。 非常感謝。
    發(fā)表于 07-04 07:59

    AMD Vivado Design Suite 2025.1現(xiàn)已推出

    AMD Vivado Design Suite 2025.1 現(xiàn)已推出,支持 AMD Spartan UltraScale+ 和新一代 Versal 器件。這一最新版本還新增了多項(xiàng)功能,可顯著提升 Versal SSIT 器件的
    的頭像 發(fā)表于 06-16 15:16 ?1497次閱讀

    FPGA調(diào)試方式之VIO/ILA的使用

    Vivado中,VIO(Virtual Input/Output)是一種用于調(diào)試和測(cè)試FPGA設(shè)計(jì)的IP核,它允許設(shè)計(jì)者通過JTAG接口實(shí)時(shí)讀取和寫入FPGA內(nèi)部的寄存器,從而檢查設(shè)計(jì)的運(yùn)行狀態(tài)并修改其行為。VIO IP核提供了一個(gè)簡(jiǎn)單易用的接口,使得
    的頭像 發(fā)表于 06-09 09:32 ?3939次閱讀
    FPGA<b class='flag-5'>調(diào)試</b>方式之VIO/ILA的使用

    如何使用One Spin檢查AMD Vivado Design Suite Synth的結(jié)果

    本文講述了如何使用 One Spin 檢查 AMD Vivado Design Suite Synth 的結(jié)果(以 Vivado 2024.2 為例)。
    的頭像 發(fā)表于 05-19 14:22 ?1285次閱讀
    如何使用One Spin檢查AMD <b class='flag-5'>Vivado</b> <b class='flag-5'>Design</b> <b class='flag-5'>Suite</b> Synth的結(jié)果

    Kepware Siemens Suite

    AS511 Current Loop 和 S5 3964R。 Siemens Suite 對(duì)于制造業(yè)用戶尤其有用,因?yàn)橹圃焐a(chǎn)的加工和制模、處
    的頭像 發(fā)表于 04-25 11:13 ?743次閱讀
    Kepware Siemens <b class='flag-5'>Suite</b>