91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

MECE原則 隨機(jī)約束的分類介紹

sanyue7758 ? 來源:萌新來啦 ? 2023-11-06 09:41 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

本篇是介紹介紹約束可傳遞架構(gòu)的開篇,還沒有為它命名,也趕上最近比較忙,就寫一篇算一篇,有空再統(tǒng)一整理吧。

MECE原則(相互獨(dú)立,完全窮盡)

MECE原則是麥肯錫提出的一套分析問題的方式方法(麥肯錫全套書有介紹)

雖然MECE有自身的缺陷,但這個(gè)缺陷在約束這里就顯得不那么重要,正好可以被我們用起來,這里說MECE原則是因?yàn)?,這也正是我們約束分解的一種很好的方式方法,并且可為約束傳遞提供便利。

隨機(jī)約束的分類

從依賴度看,可分為外部依賴和非外部依賴兩種。非外部依賴為所有的約束信息都是trans內(nèi)部提供,不需要外界干預(yù),比如A*B

非外部依賴是我們經(jīng)常使用的方式,這里就不詳細(xì)介紹了,重點(diǎn)介紹下外部約束部分。

外部多區(qū)間約束

我們對(duì)地址的約束屬于多區(qū)間約束,因?yàn)閟v本身對(duì)同一個(gè)變量的約束有要求,所以多區(qū)間要素是一個(gè)重要的需要被解決問題,如果只存在一個(gè)區(qū)間約束還好做,如果存在多個(gè)呢,且多個(gè)之間是互斥的又該如何解決。比如在axi傳輸中多地址區(qū)間隨機(jī)選擇和約束問題。后面會(huì)重點(diǎn)介紹該約束的處理方法。

外部定向約束

這算一種簡單約束,直接跳過

其它約束

還有一些其它的約束類型,但對(duì)約束傳遞暫時(shí)不構(gòu)成影響,就先不討論。

外部約束與自身約束的關(guān)系

我們這里不討論錯(cuò)誤注入,外部約束一定在內(nèi)部約束范圍內(nèi),這樣就要求所有外部規(guī)則一定在內(nèi)部基本規(guī)則的范圍內(nèi)定義。

該框架是我們花了兩年的時(shí)間剛研究出來并用于實(shí)踐的,不少思想還在打磨階段,如有不足之處,歡迎各路好友斧正。






審核編輯:劉清

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 變量
    +關(guān)注

    關(guān)注

    0

    文章

    616

    瀏覽量

    29506

原文標(biāo)題:隨機(jī)約束的分類

文章出處:【微信號(hào):處芯積律,微信公眾號(hào):處芯積律】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    Vivado時(shí)序約束中invert參數(shù)的作用和應(yīng)用場景

    在Vivado的時(shí)序約束中,-invert是用于控制信號(hào)極性的特殊參數(shù),應(yīng)用于時(shí)鐘約束(Clock Constraints)和延遲約束(Delay Constraints)中,用于指定信號(hào)的有效邊沿或邏輯極性。
    的頭像 發(fā)表于 02-09 13:49 ?211次閱讀
    Vivado時(shí)序<b class='flag-5'>約束</b>中invert參數(shù)的作用和應(yīng)用場景

    vivado中常用時(shí)序約束指令介紹

    在vivado中,我們常用的時(shí)序約束指令主要包括如下幾個(gè)方面。
    的頭像 發(fā)表于 01-20 16:15 ?318次閱讀

    輸入引腳時(shí)鐘約束_Xilinx FPGA編程技巧-常用時(shí)序約束詳解

    基本的約束方法 為了保證成功的設(shè)計(jì),所有路徑的時(shí)序要求必須能夠讓執(zhí)行工具獲取。最普遍的三種路徑以及異常路徑為: 輸入路徑(Input Path),使用輸入約束 寄存器到寄存器路徑
    發(fā)表于 01-16 08:19

    如何在LTspice仿真中實(shí)現(xiàn)偽隨機(jī)數(shù)和真隨機(jī)數(shù)的生成

    本文討論如何在LTspice仿真中利用flat()、gauss()和mc()函數(shù)來實(shí)現(xiàn)偽隨機(jī)數(shù)和真隨機(jī)數(shù)的生成,并介紹如何使用設(shè)置面板的Hacks部分中的 Use the clock
    的頭像 發(fā)表于 01-09 14:08 ?4688次閱讀
    如何在LTspice仿真中實(shí)現(xiàn)偽<b class='flag-5'>隨機(jī)</b>數(shù)和真<b class='flag-5'>隨機(jī)</b>數(shù)的生成

    RESTful API設(shè)計(jì)原則: 構(gòu)建易用、可擴(kuò)展的API接口。

    一、理解REST架構(gòu)的核心約束 1.1 RESTful API的六大基本原則 Roy Fielding博士在其博士論文中定義了REST架構(gòu)的六大核心約束: 統(tǒng)一接口(Uniform
    的頭像 發(fā)表于 10-24 10:45 ?490次閱讀

    RESTful API設(shè)計(jì)原則: 構(gòu)建易用、可擴(kuò)展的API接口

    (Representational State Transfer)架構(gòu)原則,構(gòu)建易用、可擴(kuò)展的API接口,幫助開發(fā)者創(chuàng)建經(jīng)得起時(shí)間考驗(yàn)的服務(wù)。 一、理解REST架構(gòu)的核心約束 1.1 RESTful API的六大
    的頭像 發(fā)表于 10-20 13:45 ?802次閱讀

    技術(shù)資訊 I Allegro 設(shè)計(jì)中的走線約束設(shè)計(jì)

    ,能夠在走線的時(shí)候清楚的知道目標(biāo)在哪里,允許的誤差是多少、最小間距等。上期我們介紹了如何使用cadenceAllegro的規(guī)則“約束”孔,實(shí)現(xiàn)一鍵式快速生成孔;本期我
    的頭像 發(fā)表于 09-05 15:19 ?1330次閱讀
    技術(shù)資訊 I Allegro 設(shè)計(jì)中的走線<b class='flag-5'>約束</b>設(shè)計(jì)

    隨機(jī)數(shù)和偽隨機(jī)數(shù)的區(qū)別

    隨機(jī)數(shù)在當(dāng)前程序運(yùn)行環(huán)境中是一種常用參數(shù),目前主要分為兩種,偽隨機(jī)數(shù)和真隨機(jī)數(shù),本期我們就來講一下二者的區(qū)別。
    的頭像 發(fā)表于 08-27 17:46 ?2641次閱讀

    技術(shù)資訊 I 圖文詳解約束管理器-差分對(duì)規(guī)則約束

    !Allegro約束管理器搞差分對(duì),簡直是把高速設(shè)計(jì)的「地獄模式」切換成「新手村」!上期我們介紹了盲/埋孔的使用,本期我們將教會(huì)大家如何使用Cadence的約束
    的頭像 發(fā)表于 08-08 17:01 ?1198次閱讀
    技術(shù)資訊 I 圖文詳解<b class='flag-5'>約束</b>管理器-差分對(duì)規(guī)則<b class='flag-5'>約束</b>

    產(chǎn)品分類管理API接口

    ? 產(chǎn)品分類管理是現(xiàn)代電商、庫存系統(tǒng)和內(nèi)容管理平臺(tái)的核心功能,它通過API接口實(shí)現(xiàn)高效的分類創(chuàng)建、查詢、更新和刪除操作。本文將逐步介紹產(chǎn)品分類管理API的設(shè)計(jì)原理、關(guān)鍵功能和實(shí)現(xiàn)方法,
    的頭像 發(fā)表于 07-25 14:20 ?465次閱讀
    產(chǎn)品<b class='flag-5'>分類</b>管理API接口

    高速PCB布局/布線的原則

    目錄:一、布線的一般原則1、PCB板知識(shí)2、5-5原則3、20H原則4、3W/4W/10W原則(W:Width)5、重疊電源與地線層規(guī)則6、1/4波長規(guī)則7、芯片引腳布線二、信號(hào)走線下
    的頭像 發(fā)表于 05-28 19:34 ?2336次閱讀
    高速PCB布局/布線的<b class='flag-5'>原則</b>

    采樣電阻選用原則介紹

    在電子電路設(shè)計(jì)中,采樣電阻是實(shí)現(xiàn)電流監(jiān)測、反饋控制等功能的核心元件之一。其選型是否合理直接影響系統(tǒng)的精度、穩(wěn)定性和可靠性。本文將詳細(xì)闡述采樣電阻的選用原則,并結(jié)合實(shí)際應(yīng)用場景提供選型參考。 1.
    的頭像 發(fā)表于 05-25 15:15 ?1397次閱讀

    PCB Layout 約束管理,助力優(yōu)化設(shè)計(jì)

    本文重點(diǎn)PCBlayout約束管理在設(shè)計(jì)中的重要性Layout約束有助避免一些設(shè)計(jì)問題設(shè)計(jì)中可以使用的不同約束在PCB設(shè)計(jì)規(guī)則和約束管理方面,許多設(shè)計(jì)師試圖采用“一刀切”的方法,認(rèn)為同
    的頭像 發(fā)表于 05-16 13:02 ?1049次閱讀
    PCB Layout <b class='flag-5'>約束</b>管理,助力優(yōu)化設(shè)計(jì)

    FPGA時(shí)序約束之設(shè)置時(shí)鐘組

    Vivado中時(shí)序分析工具默認(rèn)會(huì)分析設(shè)計(jì)中所有時(shí)鐘相關(guān)的時(shí)序路徑,除非時(shí)序約束中設(shè)置了時(shí)鐘組或false路徑。使用set_clock_groups命令可以使時(shí)序分析工具不分析時(shí)鐘組中時(shí)鐘的時(shí)序路徑,使用set_false_path約束則會(huì)雙向忽略時(shí)鐘間的時(shí)序路徑
    的頭像 發(fā)表于 04-23 09:50 ?1350次閱讀
    FPGA時(shí)序<b class='flag-5'>約束</b>之設(shè)置時(shí)鐘組

    一文詳解Vivado時(shí)序約束

    Vivado的時(shí)序約束是保存在xdc文件中,添加或創(chuàng)建設(shè)計(jì)的工程源文件后,需要?jiǎng)?chuàng)建xdc文件設(shè)置時(shí)序約束。時(shí)序約束文件可以直接創(chuàng)建或添加已存在的約束文件,創(chuàng)建
    的頭像 發(fā)表于 03-24 09:44 ?4832次閱讀
    一文詳解Vivado時(shí)序<b class='flag-5'>約束</b>