在做仿真的時候往往會去做代碼覆蓋率和功能覆蓋率的分析,來保證仿真是做的比較充分完備的。
在Vivado里面也支持我們做這項操作,現(xiàn)在就來看一下流程吧。
第一步:選擇設置

第二步:在仿真選項里面依次找到下面的設置選項,默認vivado是沒有打開覆蓋率分析這個選項的。

第三步:做如下設置,其中cover是我們想要設置的覆蓋率的名字,這個可以自己設置,./是覆蓋率信息放置的位置,這兩項都可以根據(jù)自己的使用來設置。sbct是設置想要收集哪些覆蓋率信息,s是行覆蓋率,b是分支覆蓋率,c的條件覆蓋率,t是翻轉(zhuǎn)覆蓋率。設置完成之后點擊Apply保存設置就可以了。這樣在我們仿真的時候就會進行覆蓋率的收集了。

第四步:點擊仿真,跑一個測試用例
然后就可以看到在對應的仿真目錄下生成一個xsim.codeCov的目錄,因為我設置的./所以生成的信息放在了這個目錄下。

點進去的話,會發(fā)現(xiàn)是一個xsim.CCInfo文件,之后就需要我們處理一下,把他變成可讀的html文件。

第五步:在TCL里面輸入下面的命令
xcrg.exe -cc_report E:/myreport1 -cc_db cover -cc_dir E:/fpga_image_sim/fpga_image_sim.sim/sim_1/behav/xsim/xsim.codeCov/
就可以看到vivado在幫我們生成相應的報告

生成的報告:

然后點擊dashboard.html查看報告。

就可以看到相應的報告了,我仿真就跑了很短的時間所以覆蓋率很低。
并且我們可以按模塊來查看相應的報告

每個模塊內(nèi)部的報告也可以看到:

然后可以根據(jù)詳細的報告去構造特殊的測試案例來提升覆蓋率。

最后解釋一下剛剛那句命令的含義:
這個參數(shù)用來控制生成的報告放到哪個目錄下 -cc_report E:/myreport1 后面的cover就是我們在設置界面所設置的名字 -cc_db cover 這個是生成的覆蓋率信息的路徑,我設置的./所以vivado生成到了sim目錄下 -cc_dir E:/fpga_image_sim/fpga_image_sim.sim/sim_1/behav/xsim/xsim.codeCov/
關于這個命令更多的信息可以參見:

審核編輯:湯梓紅
-
仿真
+關注
關注
54文章
4480瀏覽量
138225 -
命令
+關注
關注
5文章
755瀏覽量
23742 -
代碼
+關注
關注
30文章
4967瀏覽量
73945 -
Vivado
+關注
關注
19文章
857瀏覽量
71098
原文標題:怎么用Vivado做覆蓋率分析
文章出處:【微信號:FPGA開源工坊,微信公眾號:FPGA開源工坊】歡迎添加關注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
芯片測試覆蓋率99%就夠了嗎?給DFT設計提個醒
為什么覆蓋率分析師沒有證明電阻器已經(jīng)過測試?
嵌入式仿真平臺SkyEye的覆蓋率分析相關資料下載
重點厘清覆蓋率相關的概念以及在芯片開發(fā)流程中跟覆蓋率相關的事項
Systemverilog覆蓋率的合并和計算方式
Verilog代碼覆蓋率檢查
IP開發(fā)時如何考慮復用覆蓋率
嵌入式代碼覆蓋率統(tǒng)計方法和經(jīng)驗
統(tǒng)計嵌入式代碼覆蓋率的方法和經(jīng)驗
怎么才能寫出高覆蓋率的Verilog代碼?
高覆蓋率的Verilog代碼的編寫技巧
Vivado仿真器和代碼覆蓋率簡析
代碼覆蓋率記錄
怎么用Vivado做覆蓋率分析
評論