日月光推出先進封裝平臺新技術(shù)：微間距芯?；ミB技術(shù)
昨日，據(jù)報道日月光半導(dǎo)體公布了VIPack先進封裝平臺的重要進展——微間距芯?；ミB技術(shù)。這一技術(shù)旨在滿足AI應(yīng)用對Chiplet集成不斷增長的需求，相比傳統(tǒng)實現(xiàn)更大創(chuàng)新性及微縮價值。
這項技術(shù)采用新型金屬疊層于微凸塊之上，達成20μm（2*10-5米）芯片與晶圓之間的極致間距，較從前方案減少了一半。此舉大幅度增強了硅-硅互連能力，對其它開發(fā)過程大有裨益。
隨著Chiplet設(shè)計趨勢不斷演進，半導(dǎo)體互連帶寬呈爆炸式增加，使以往難以想象的IP模塊分割成為可能。
該項微間距互連技術(shù)使3D整合及更高I/O密度的存儲器耦合0成為可能。這一技術(shù)的推廣拓寬了Chiplet的應(yīng)用領(lǐng)域，包括AI、移動處理器以及MCU等關(guān)鍵產(chǎn)品。
日月光集團研發(fā)處長李長祺總結(jié)道：“硅與硅互連已經(jīng)經(jīng)歷了焊錫凸塊向微凸塊的升級。隨著人工智，能時代的來臨，對更高級別的互連技術(shù)的需求也愈發(fā)迫切。借助新的微間距互連技術(shù)，我們正致力突破chiplet整合壁壘，并將持續(xù)挑戰(zhàn)技術(shù)極限以滿足市場需求?！?/p>
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
半導(dǎo)體
+關(guān)注
關(guān)注
339文章
30787瀏覽量
264566 -
日月光
+關(guān)注
關(guān)注
0文章
158瀏覽量
20165 -
先進封裝
+關(guān)注
關(guān)注
2文章
535瀏覽量
1033
發(fā)布評論請先 登錄
相關(guān)推薦
熱點推薦
芯粒設(shè)計與異質(zhì)集成封裝方法介紹
近年來，芯粒設(shè)計與異質(zhì)集成封裝技術(shù)受到了行業(yè)內(nèi)的廣泛關(guān)注，F(xiàn)PGA（如賽靈思與臺積電合作的Virtex系列）、微處理器（如AMD的EPYC系列、英特爾的Lakefield系列）等產(chǎn)品，
北極芯微榮獲2025年深圳市高新技術(shù)企業(yè)認定
深圳北極芯微電子有限公司（北極芯微）近日正式通過深圳市2025年國家高新技術(shù)企業(yè)認定，獲頒"高新技術(shù)企業(yè)"資質(zhì)。
Chiplet核心挑戰(zhàn)破解之道：瑞沃微先進封裝技術(shù)新思路
由深圳瑞沃微半導(dǎo)體科技有限公司發(fā)布隨著半導(dǎo)體工藝逐漸逼近物理極限，單純依靠芯片制程微縮已難以持續(xù)滿足人工智能、高性能計算等領(lǐng)域?qū)λ懔γ芏扰c能效的日益苛刻需求。在這一背景下，Chiplet（芯粒）
臺積電CoWoS平臺微通道芯片封裝液冷技術(shù)的演進路線
臺積電在先進封裝技術(shù)，特別是CoWoS（Chip on Wafer on Substrate）平臺上的微通道芯片液冷
強強合作 西門子與日月光合作開發(fā) VIPack 先進封裝平臺工作流程
（FOCoS-Bridge），以及基于硅通孔（TSV）的 2.5D/3D IC 技術(shù)。 日月光 VIPack 由六大核心封裝技術(shù)支柱構(gòu)成，基于全面集成的協(xié)同設(shè)計生
借助Arm芯粒技術(shù)構(gòu)建計算未來
在我們近期與業(yè)界伙伴的多次交流中，明顯發(fā)現(xiàn)芯粒時代的大幕已徐徐拉開，行業(yè)已經(jīng)不再抱存對芯粒的質(zhì)疑態(tài)度，而是正在合作解決如何借助芯
臺積電日月光主導(dǎo)，3DIC先進封裝聯(lián)盟正式成立
與日月光攜手主導(dǎo)，旨在攻克先進封裝領(lǐng)域現(xiàn)存難題，推動產(chǎn)業(yè)邁向新高度。 據(jù)了解，3DIC AMA 的成員構(gòu)成極為多元，廣泛涵蓋晶圓代工、封裝、設(shè)備與材料等多個關(guān)鍵領(lǐng)域的企業(yè)，首批加入的成
【「AI芯片：科技探索與AGI愿景」閱讀體驗】+半導(dǎo)體芯片產(chǎn)業(yè)的前沿技術(shù)
封裝里。
1）芯粒互連：
粒子技術(shù)中的難點、出現(xiàn)最多競爭方案的方面是芯
發(fā)表于 09-15 14:50
微電子所在芯粒集成電遷移EDA工具研究方向取得重要進展
隨著高性能人工智能算法的快速發(fā)展，芯粒（Chiplet）集成系統(tǒng)憑借其滿足海量數(shù)據(jù)傳輸需求的能力，已成為極具前景的技術(shù)方案。該技術(shù)能夠提供高速互連
華大九天推出芯粒（Chiplet）與2.5D/3D先進封裝版圖設(shè)計解決方案Empyrean Storm
隨著“后摩爾時代”的到來，芯粒（Chiplet）與 2.5D/3D 先進封裝技術(shù)正成為突破晶體管微縮瓶頸的關(guān)鍵路徑。通過異構(gòu)集成將不同的芯片
日月光新專利展現(xiàn)柔性基板“織紋術(shù)”
電子發(fā)燒友網(wǎng)綜合報道 近日，日月光半導(dǎo)體于2025年6月9日獲得的增大電子元件與可撓性基板摩擦力的封裝結(jié)構(gòu)專利（授權(quán)公告號CN222953077U），是其在柔性電子封裝領(lǐng)域的重要技術(shù)突
突破！華為先進封裝技術(shù)揭開神秘面紗
引發(fā)行業(yè)高度關(guān)注，為其在芯片領(lǐng)域的持續(xù)創(chuàng)新注入強大動力。 堆疊封裝，創(chuàng)新架構(gòu) 華為公布的 “一種芯片堆疊封裝及終端設(shè)備” 專利顯示，其芯片堆疊封裝技術(shù)通過將多個芯片或
XSR芯片間互連技術(shù)的定義和優(yōu)勢
XSR 即 Extra Short Reach，是一種專為Die to Die之間的超短距離互連而設(shè)計的芯片間互連技術(shù)。可以通過芯粒
日月光最新推出FOCoS-Bridge TSV技術(shù)
日月光半導(dǎo)體最新推出FOCoS-Bridge TSV技術(shù)，利用硅通孔提供更短供電路徑，實現(xiàn)更高 I/O 密度與更好散熱性能，滿足AI/HPC對高帶寬與高效能的需求。
分享兩種前沿片上互連技術(shù)
隨著臺積電在 2011年推出第一版 2.5D 封裝平臺 CoWoS、海力士在 2014 年與 AMD 聯(lián)合發(fā)布了首個使用 3D 堆疊的高帶寬存儲(HBM)芯片，先進
工商網(wǎng)監(jiān)
評論