《半導體芯科技》雜志文章

作者：華斌，張世宇，劉瑞，周訓丙，孫先淼，楊仕品；蘇州智程半導體科技股份有限公司

引言

伴隨著摩爾定律逼近其物理極限，芯片性能的進一步提升面臨諸多障礙，因此，先進封裝在半導體制造中扮演了越來越重要的角色。而在先進封裝中，電鍍是必不可少的關(guān)鍵環(huán)節(jié)。電鍍主要用于形成銅、鎳等金屬鍍層，構(gòu)建RDL、UBM、Bump等關(guān)鍵結(jié)構(gòu)，以及填充TSV結(jié)構(gòu)，從而將芯片的引腳引出并在水平與垂直方向上重新排布，實現(xiàn)芯片與外部的I/O連接。隨著各類電子產(chǎn)品的快速更新迭代，功能芯片不斷向著微型化、復雜化的趨勢發(fā)展，對RDL等結(jié)構(gòu)的質(zhì)量以及圖形密度都提出了越來越高的要求，這對電鍍的均勻性、成膜質(zhì)量等性能都帶來極大的挑戰(zhàn)。

針對先進封裝中電鍍所面臨的挑戰(zhàn)，蘇州智程半導體科技股份有限公司自主開發(fā)了包含多種改進技術(shù)的全自動電鍍設(shè)備，在預防氣泡生成、改善全局與局部的成膜均勻性、保障成膜致密性等方面，有著優(yōu)良的表現(xiàn)。

預防氣泡生成技術(shù)

隨著封裝的日益微型化、復雜化，RDL等結(jié)構(gòu)的尺寸越來越小、排布密度越來越大，而TSV等結(jié)構(gòu)也越來越多地被應用，這就需要在大量的極其微小且高深寬比的結(jié)構(gòu)中電鍍成膜。而在此類結(jié)構(gòu)中，電鍍液對晶圓表面的浸潤變得十分困難，極易形成氣泡且難以去除，導致電鍍形成的結(jié)構(gòu)存在孔洞等缺陷，進而導致電阻率過大，無法提供高性能的電氣連接，惡化芯片的性能。

△圖1：晶圓浸沒過程示意圖

針對氣泡造成的危害，保證鍍膜結(jié)構(gòu)的高致密性與低電阻率，我們改進電鍍槽的設(shè)計：

（1）在電鍍槽中增加真空系統(tǒng)，令晶圓從真空環(huán)境中浸入電鍍液，減少殘余的空氣滯留在微孔等結(jié)構(gòu)中從而形成的氣泡；

（2）采用電鍍液增壓技術(shù)，在晶圓浸沒入電鍍液后，增大電鍍液的壓力，一方面，減小表面張力從而令浸潤更充分，另一方面，通過擠壓氣泡，令電鍍液侵入氣泡與晶圓的接觸面，從而更容易地將已形成的氣泡從晶圓表面剝離，減少對電鍍的影響；

（3）設(shè)計可旋轉(zhuǎn)式的晶圓夾具，令晶圓傾斜浸入電鍍液中，以使表面殘余空氣可以順利排出，完全浸入后再將晶圓旋至水平以進行正常的電鍍。改進的晶圓浸沒過程如圖1所示。

利用上述的改進結(jié)構(gòu)與相應的晶圓浸沒流程，在電鍍進行前，避免了槽內(nèi)氣體殘留在晶圓表面進而產(chǎn)生的氣泡，保證了鍍膜結(jié)構(gòu)的致密性。如圖2所示，所鍍的Bump內(nèi)部結(jié)構(gòu)致密，沒有微孔洞等缺陷。

圖2：應用改良技術(shù)所鍍的Bump結(jié)構(gòu)的截面SEM圖

全局電流密度調(diào)控技術(shù)

在電鍍過程中，電鍍液的流場分布影響著電流密度分布，進而對鍍層厚度分布與成膜質(zhì)量均有著重要影響。更大的電鍍液流量會運輸更多的金屬離子，導致更大電流密度的同時，使鍍層成膜速率更快，但過大的成膜速率也會導致成膜質(zhì)量的下降，反之亦然。然而在常規(guī)的電鍍過程中，流場分布往往難以調(diào)節(jié)。通常在整片晶圓中，膜厚從晶圓中心到邊緣逐漸增大。除了流場的影響外，晶圓自身結(jié)構(gòu)對電鍍效果也會產(chǎn)生重要影響。晶圓表面有無芯片、受鍍面積大小等情況，也影響著電流密度，進而影響鍍膜的厚度與質(zhì)量。其中，晶圓邊緣不可避免地會出現(xiàn)無芯片區(qū)域，有相對較大面積的種子層金屬裸露在外，導致邊緣電流密度更大，進一步加劇了中心與邊緣成膜速率的差異。

圖3：擋板結(jié)構(gòu)示意圖

為了調(diào)控全局的電流密度分布，我們設(shè)計非均勻多孔遮擋板。如圖3所示，遮擋板位于陽極與待鍍晶圓之間，其中含有諸多通孔。通過調(diào)整通孔的尺寸、數(shù)量以及疏密排布，可靈活地調(diào)控各處電鍍液的流量。這樣，一方面可以調(diào)整晶圓表面總的電流密度，防止過快的成膜速率，從而提升整體的鍍膜質(zhì)量；另一方面，可令通孔密度從中心到邊緣呈現(xiàn)從密到疏的變化，從而調(diào)節(jié)晶圓表面中心到邊緣區(qū)域的電流密度，使各處成膜速率趨同，改善整體的膜厚均勻性。

此外，針對邊緣區(qū)域過快的成膜速率，還可以增加O型遮擋環(huán)，如圖4所示，對晶圓邊緣區(qū)域進行遮擋，進一步抑制邊緣區(qū)域過快的成膜速率。由于所制芯片尺寸的不同，晶圓邊緣無芯片區(qū)域的尺寸也會有所不同，對此可針對性地使用不同寬度的O型環(huán)，以靈活性地應對不同的生產(chǎn)需求。

圖4：O型遮擋環(huán)以及Notch局部遮擋示意圖

局部電流密度調(diào)控技術(shù)

在電鍍過程中，與邊緣區(qū)域的情況類似，晶圓上Notch附近區(qū)域通常沒有芯片，從而有更多裸露的金屬表面。因此，Notch附近區(qū)域的電流密度顯著高于其它區(qū)域，導致該區(qū)域成膜速率過快。

針對Notch處的局部不均勻問題，我們采取一種局部電流密度調(diào)控技術(shù)。首先，如圖4所示，在多孔遮擋板中，在與Notch對應的部位設(shè)置無孔區(qū)域，以起到局部遮擋的作用。其次，我們開發(fā)晶圓轉(zhuǎn)速可靈活調(diào)控的控制系統(tǒng)。在電鍍過程中，通過適當?shù)膮?shù)設(shè)置，令晶圓變速旋轉(zhuǎn)，當Notch隨晶圓旋轉(zhuǎn)至與遮擋板上無孔區(qū)域重合時，顯著降低晶圓轉(zhuǎn)速或令晶圓短暫停止旋轉(zhuǎn)，當Notch轉(zhuǎn)離無孔區(qū)域時，再恢復轉(zhuǎn)速。這樣，使得在整個電鍍過程中，Notch在較多的時間內(nèi)處于被遮擋狀態(tài)，降低了Notch周邊區(qū)域在全過程中的平均電流密度，從而抵消該處成膜過快等一系列問題。以同樣的方式，晶圓表面任意區(qū)域因特殊的結(jié)構(gòu)而產(chǎn)生的局部成膜速率過快問題，均可以進行針對性的調(diào)控。

通過上述全局與局部電流密度的調(diào)控，我們實現(xiàn)成膜均勻性的大幅改良，分別如圖5與圖6所示。圖中，顏色越偏向紅色代表膜厚越大，越偏向綠色代表膜厚越小，顏色差異越小代表膜厚越均勻。

圖5：晶圓表面全局膜厚均勻性的改善效果（左圖為改善前，右圖為改善后）

圖6：晶圓表面Notch處的局部膜厚均勻性的改善效果（上圖為改善前，下圖為改善后）

結(jié)束語

以上是針對先進封裝中電鍍所面臨的挑戰(zhàn)，我們自主開發(fā)的一些改進技術(shù)。蘇州智程半導體科技股份有限公司成立于2009年，主要從事半導體領(lǐng)域濕制程設(shè)備的研發(fā)、生產(chǎn)與銷售。產(chǎn)品廣泛應用于集成電路制造、先進封裝、化合物半導體、MEMS等領(lǐng)域。公司研發(fā)場地包含百級、千級無塵室等，具備半導體設(shè)備整機開發(fā)及相關(guān)機械結(jié)構(gòu)、電氣控制測試開發(fā)能力。通過多年的技術(shù)積累，已經(jīng)成功掌握包括薄片晶圓背面清洗刻蝕技術(shù)、防靜電晶圓清洗技術(shù)、Mini/Micro LED超聲波去膠技術(shù)、電鍍均勻性增強技術(shù)、晶圓干燥技術(shù)、高精度控溫技術(shù)、緩沖脈沖的液體阻尼器技術(shù)等在內(nèi)的多種半導體設(shè)備產(chǎn)品核心技術(shù)，并擁有多項自主知識產(chǎn)權(quán)。此外，公司開發(fā)了模塊化生產(chǎn)模式，可以根據(jù)客戶需求靈活配置不同的濕法工藝。

審核編輯 黃宇