共讀好書

芯片封裝由 2D 向 3D 發(fā)展的過程中，衍生出多種不同的封裝技術(shù)。其中，2.5D 封裝是一種先進(jìn)的異構(gòu)芯片封裝，可以實(shí)現(xiàn)從成本、性能到可靠性的完美平衡。

目前 CoWoS 封裝技術(shù)已經(jīng)成為了眾多國(guó)際算力芯片廠商的首選，是高端性能芯片封裝的主流方案之一。我們認(rèn)為，英偉達(dá)算力芯片的需求增長(zhǎng)大幅提升了 CoWos 的封裝需求，CoWos 有望進(jìn)一步帶動(dòng)先進(jìn)封裝加速發(fā)展。

CoWos 技術(shù)是高端性能封裝的主流方案 全球各大廠對(duì)紛紛對(duì)先進(jìn)封裝技術(shù)注冊(cè)獨(dú)立商標(biāo)。近年來，在先進(jìn)封裝飛速發(fā)展的背景下，開發(fā)相關(guān)技術(shù)的公司都將自己的技術(shù)獨(dú)立命名注冊(cè)商標(biāo)，如臺(tái)積電的 lnFO、CoWoS，日月光的 FoCoS，Amkor 的 SLIM、SWIFT，三星的 I-Cube、H-Cube 以及 Intel 的 Foveros、EMIB 等。臺(tái)積電的 CoWos 技術(shù)是高端性能封裝的主流方案之一。 我們認(rèn)為，隨著 2.5D 和 3D 封裝解決方案變得越來越復(fù)雜，先進(jìn)封裝主要參與者的封裝組合也在增加。根據(jù) Yole《High End Performance Packaging 2022》，高端性能封裝平臺(tái)包括例如超高密度扇出型封裝（UHD FO）、嵌入式硅橋（Embedded Si Bridge）、硅中介層（Si Interposer）、三維堆棧內(nèi)存（3D StackMemory）以及 3D SoC 技術(shù)。嵌入式硅橋有兩種解決方案：LSI（臺(tái)積電）和 EMIB（英特爾）。硅中介層技術(shù)包括臺(tái)積電的 CoWoS、三星的 X-Cube以及英特爾的 Foveros 等解決方案。EMIB 與 Foveros 的結(jié)合產(chǎn)生了 CoEMIB 技術(shù)，主要應(yīng)用于英特爾的 Ponte Vecchio 平臺(tái)。三維堆棧內(nèi)存分為三類,分別為 HBM、3DS 和 3D NAND 堆棧。 CoWoS 的主要優(yōu)勢(shì)是節(jié)約空間、增強(qiáng)芯片之間的互聯(lián)性和降低功耗。 在過去十年，CoWoS 封裝已經(jīng)經(jīng)過了五代的發(fā)展。目前采用 CoWoS 封裝的產(chǎn)品主要分布于消費(fèi)領(lǐng)域和服務(wù)器領(lǐng)域，包括英偉達(dá)、AMD 等推出的算力加速卡。CoWoS 被應(yīng)用于制造英偉達(dá) GPU 所需要的工藝流程中，具備高技術(shù)壁壘特點(diǎn)，目前需求較大。 同時(shí)，CoWoS平臺(tái)為高性能計(jì)算應(yīng)用提供了同類最佳的性能和最高的集成密度。這種晶圓級(jí)系統(tǒng)集成平臺(tái)可提供多種插層尺寸、HBM 立方體數(shù)量和封裝尺寸。它可以實(shí)現(xiàn)大于 2 倍封裝尺寸（或約 1,700 平方毫米）的中階層，集成具有四個(gè)以上 HBM2/HBM2E 立方體的領(lǐng)先 SoC 芯片 我們認(rèn)為，CoWoS 封裝技術(shù)具備高集成度、高性能、芯片組合靈活性以及優(yōu)秀穩(wěn)定性與可靠性等特點(diǎn)，隨著技術(shù)的不斷進(jìn)步和市場(chǎng)需求的增長(zhǎng)，CoWoS 封裝技術(shù)有望在未來繼續(xù)取得突破，并在多重領(lǐng)域中得到應(yīng)用。 CoWoS 工藝流程包含多項(xiàng)步驟，根據(jù)中國(guó)臺(tái)灣大學(xué)資料，我們總結(jié)CoWoS 封裝流程可大致劃分為三個(gè)階段。在第一階段，將裸片（Die）與中介層（Interposer）借由微凸塊（uBump）進(jìn)行連接，并通過底部填充（Underfill）。 在第二階段，將裸片（Die）與載板（Carrier）相連接，根據(jù)艾邦半導(dǎo)體網(wǎng)，封裝基板（載板）是一類用于承載芯片的線路板，屬于 PCB 的一個(gè)技術(shù)分支，也是核心的半導(dǎo)體封測(cè)材料，具有高密度、高精度、高性能、小型化及輕薄化的特點(diǎn)，可為芯片提供支撐、散熱和保護(hù)的作用，同時(shí)也可為芯片與 PCB 母板之間提供電氣連接及物理支撐。在裸片與載板相連接后，利用化學(xué)拋光技術(shù)（CMP）將中介層進(jìn)行薄化，此步驟目的在于移除中介層凹陷部分。 在第三階段，切割晶圓形成芯片，并將芯片連結(jié)至封裝基板。最后加上保護(hù)封裝的環(huán)形框和蓋板，使用熱介面金屬（TIM）填補(bǔ)與蓋板接合時(shí)所產(chǎn)生的空隙。 CoWoS 封裝技術(shù)應(yīng)用廣泛，目前主要應(yīng)用于高性能計(jì)算、通信網(wǎng)絡(luò)、圖像處理以及汽車電子等相關(guān)領(lǐng)域。在高性能計(jì)算領(lǐng)域，CoWoS 封裝具備整合多個(gè)處理器芯片、高速緩存和內(nèi)存于同一封裝中的能力，從而實(shí)現(xiàn)卓越的計(jì)算性能和數(shù)據(jù)吞吐量，這一特性在數(shù)據(jù)中心、超級(jí)計(jì)算機(jī)和人工智能應(yīng)用領(lǐng)域具有突出的重要性，目前 CoWoS 產(chǎn)品聚焦于具備 HBM 記憶模塊的高端產(chǎn)品。 目前隨著 Ai 浪潮興起，高性能加速卡在需求端大幅上升，CoWoS 主要針對(duì)高性能計(jì)算（HPC）市場(chǎng)，需求量較大。 本文觀點(diǎn)摘自甬興證券的研究報(bào)告。

審核編輯 黃宇