01

活動主題

DDR4/DDR5內(nèi)存技術(shù)高速信號專題設(shè)計(jì)技術(shù)交流活動

時(shí)間：2024年7月6日（本周六） 10：00

地點(diǎn)：深圳市南山區(qū)科技南十二路曙光大廈1002（深圳地鐵1號線，高新園地鐵站D出口200米）

02

活動內(nèi)容

1、本次活動重點(diǎn)分析DDR4/DDR5的內(nèi)存控制原理，內(nèi)存控制技術(shù)中的讀寫原理方法、原理圖設(shè)計(jì)和關(guān)鍵的信號特征。講解DDR4/DDR5的原理圖設(shè)計(jì)技巧，PCB設(shè)計(jì)中拓?fù)湟?guī)劃，布局的設(shè)計(jì)技巧，阻抗的控制技巧，基于拓?fù)涞囊?guī)則設(shè)計(jì)技巧等。

2、從DDR4/DDR5內(nèi)存地址、數(shù)據(jù)、命令、控制信號的原理入手講解在設(shè)計(jì)中的各種布線繞線的技巧辦法等。

3、講解DDR4/DDR5設(shè)計(jì)中的寄生參數(shù)的提取辦法和阻抗的控制技巧，延遲實(shí)際的控制技巧，Z方向過孔的補(bǔ)償處理等，同組內(nèi)數(shù)據(jù)的擬合與對比辦法等，保證設(shè)計(jì)即正確的辦法。

03

活動說明

熱烈歡迎大家積極參與討論和技術(shù)交流，活動參與無需任何費(fèi)用，優(yōu)先邀請內(nèi)群學(xué)習(xí)朋友和有急需解決技術(shù)問題的朋友前來。考慮到場地有限（僅限8人），需要報(bào)名的朋友，請掃描下面二維碼，現(xiàn)場提供茶水咖啡及小零食，歡迎大家。

04

活動截圖