愛普生的三大核心技術(shù)

憑借我們的三項(xiàng)核心技術(shù)——大幅降低待機(jī)電流的低漏電流工藝技術(shù)、高效利用電源的系統(tǒng)算法和為低功耗優(yōu)化設(shè)計(jì)的模擬IP，愛普生為客戶提供了開發(fā)超出其預(yù)期的應(yīng)用程序的解決方案。

從您的產(chǎn)品開發(fā)之初到批量生產(chǎn)，我們都能最及時(shí)地提供設(shè)計(jì)最佳的產(chǎn)品、信息和服務(wù)。我們相信，在您產(chǎn)品周期的各個(gè)階段，我們的支持將使您的下一個(gè)產(chǎn)品采用愛普生設(shè)備。

低漏電流工藝-顯著降低待機(jī)電流的工藝技術(shù)

自近40年前我們首次開發(fā)用于手表的CMOS LSI以來，我們一直在接受降低待機(jī)電流的挑戰(zhàn)。從那時(shí)起，我們積累的技術(shù)被用于各種先進(jìn)的LSI設(shè)備，例如時(shí)鐘IC，其待機(jī)電流已降低到以前設(shè)備的1%。降低待機(jī)電流是高集成LSI和SoC器件的關(guān)鍵問題。例如，通過將定時(shí)器和喚醒電路與SoC隔離，可以將設(shè)備的待機(jī)電流降低到納安級(jí)別。愛普生憑借其獨(dú)特的低漏電流工藝技術(shù)，滿足了客戶大幅降低待機(jī)電流的需求。

環(huán)保電力算法-高效利用系統(tǒng)電力的算法

愛普生先進(jìn)的LSI旨在最大限度地降低功耗。我們提供硬件和軟件解決方案，以最大限度地提高客戶整個(gè)系統(tǒng)的能效。例如，USB控制器通過優(yōu)化數(shù)據(jù)分區(qū)來減少CPU負(fù)載。網(wǎng)絡(luò)控制器通過處理網(wǎng)絡(luò)協(xié)議將功耗降至最低。觀察IC以最佳時(shí)鐘頻率驅(qū)動(dòng)，并以最小功率運(yùn)行。為了提高整個(gè)系統(tǒng)的電源效率，愛普生利用其在提高電源利用率方面的強(qiáng)大專業(yè)知識(shí)提供了優(yōu)化的算法。我們的服務(wù)最大限度地減少了客戶開發(fā)新產(chǎn)品的資源，縮短了上市時(shí)間。

低功耗模擬IP-由最終低功耗驅(qū)動(dòng)的模擬IP

我們花了數(shù)年時(shí)間開發(fā)降低模擬電路功耗的獨(dú)特技術(shù)。這項(xiàng)工作始于我們的手表CMOS LSI，并繼續(xù)開發(fā)各種低功耗管理IP，如DC/DC、LDO、檢測(cè)器和SWReg，以及低功耗模擬IP，如ADC、PLL和實(shí)時(shí)時(shí)鐘。通過組合多個(gè)模擬IP，我們實(shí)現(xiàn)了移動(dòng)設(shè)備不可或缺的低功耗操作。我們的低功耗模擬IP通過實(shí)現(xiàn)更短的上市時(shí)間和低功耗產(chǎn)品，為您提供戰(zhàn)略和競(jìng)爭(zhēng)優(yōu)勢(shì)。