賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX)）今日宣布其 Zynq UltraScale+ RFSoC 系列開始發(fā)貨，該系列是通過一個突破性的架構(gòu)將 RF 信號鏈集成在一個單芯片SoC 中，致力于加速 5G 無線、有線 Remote-PHY 及其它應(yīng)用的實現(xiàn)?；?16nm UltraScale+ MPSoC 架構(gòu)的 All Programmable RFSoC 在單芯片上集成 RF 數(shù)據(jù)轉(zhuǎn)換器，可將系統(tǒng)功耗和封裝尺寸減少最高達 50%-70%，而且其軟判決前向糾錯 (SD-FEC) 內(nèi)核可滿足 5G 和 DOCSIS 3.1 標準要求。隨著芯片樣片向多家客戶發(fā)貨， Zynq UltraScale+ RFSoC 系列早期試用計劃現(xiàn)已啟動。

Zynq RFSoC 將 RF 數(shù)據(jù)轉(zhuǎn)換器、SD-FEC 內(nèi)核以及高性能 16nm UltraScale+ 可編程邏輯和 ARM? 多處理系統(tǒng)完美集成在一起打造出了一個全面的模數(shù)信號鏈。射頻-數(shù)字信號調(diào)節(jié)與處理通常分派給不同的獨立子系統(tǒng)中，但 Zynq UltraScale+ RFSoC 將模擬、數(shù)字和嵌入式軟件設(shè)計集成到單個單芯片器件上，實現(xiàn)了高度的系統(tǒng)穩(wěn)健性。該系列器件具有如下特性：

• 8 個 4GSPS 或 16 個 2GSPS 12 位 ADC

• 8-16 個4GSPS 14 位 DAC

• SD-FEC 內(nèi)核、LDPC 和 Turbo 編解碼器完美集成在一起，可滿足 5G 和1 標準要求

• ARM 處理子系統(tǒng)，采用四核 Cortex-A53 和雙核 Cortex-R5

• 16nm UltraScale+ 可編程邏輯配有集成 Nx100G 內(nèi)核

• 多達 930,000 個邏輯單元和超過 4,200 個 DSP Slice

Zynq RFSoC 系列支持的應(yīng)用包括 massive-MIMO 的遠端射頻單元、毫米波移動回程、5G 基帶、固定無線訪問、有線 Remote-PHY 節(jié)點、測試測量、衛(wèi)星通信等高性能 RF 應(yīng)用。

Zynq UltraScale+ RFSoC 器件能為下一代無線基礎(chǔ)架構(gòu)提供帶寬密集型系統(tǒng)。如果沒有系統(tǒng)級的突破，5 倍帶寬、100 倍用戶數(shù)據(jù)速率、1000 倍網(wǎng)絡(luò)容量等在內(nèi)的 5G 要求均無法實現(xiàn)。Zynq UltraScale+ RFSoC 集成了分立式 RF 數(shù)據(jù)轉(zhuǎn)換器和信號鏈優(yōu)化技術(shù)，這樣 Massive-MIMO 的遠端射頻單元、無線回程和固定無線訪問不僅可實現(xiàn)高信道密度，而且還能將功耗和封裝尺寸減小 50%-75%。在 5G 基帶應(yīng)用中，多個集成 SD-FEC 內(nèi)核相對于軟核實現(xiàn)方案而言，可將系統(tǒng)吞吐量提升 10-20 倍，并可滿足嚴格的功耗和散熱要求。

同樣，在下一代有線寬帶服務(wù)領(lǐng)域，Zynq RFSoC 也實現(xiàn)了封裝尺寸、能效和硬件靈活性的完美組合，可支持 Remote-PHY 系統(tǒng)。分布式訪問架構(gòu)推動 DOCSIS 3.x PHY 功能從集中頭端設(shè)備轉(zhuǎn)移到靠近消費者的 Remote-PHY 節(jié)點。通過用無所不在的以太網(wǎng)傳輸取代低效的模擬光傳輸，網(wǎng)絡(luò)的容量、規(guī)模和性能得到了大幅提升。通過 RF 集成和支持 LDPC FEC 的信號鏈，RFSoC 能確保靈活的 R-PHY 部署，從而可滿足 DOCSIS3.1 更高的頻譜效率要求。

Zynq UltraScale+ RFSoC 器件樣片現(xiàn)已發(fā)貨。支持 Zynq UltraScale+ RFSoC 器件的 Vivado? 設(shè)計套件早期試用計劃現(xiàn)已啟動。對 Zynq UltraScale+ RFSoC 早期試用計劃感興趣的客戶可聯(lián)系您所在地的賽靈思代表。