描述

在一定條件下，在加電和斷電的過程中，Zynq-7000 AP SoC PS Efuse 設置的完整性可能會受到影響。

如果所有下列狀況都有發(fā)生，則 Zynq-7000 AP SoC PS eFUSE 設置的完整性可能會受到影響：1、推薦的加電和斷電順序未滿足2、PS_CLK 在加電和／或斷電過程中運行3、在 PS 加電過程中沒有按照要求斷言 PS_POR_B，或者在斷電過程中未斷言 PS_POR_B

可能會體現(xiàn)出下列癥狀：

• 因 RSA 認證的意外啟用或不正確的 RSA PPK 散列值所導致的啟動失敗

• 因意外啟用 OCM ROM 128KB CRC 檢測導致啟動時長超過預期

• 因意外的寫保護設置或空白檢查錯誤造成在 PS eFUSE 編程過程中出錯

Zynq-7000 AP SoC 設計應該針對給 PS eFUSE 完整性造成的潛在影響進行評估。

請參見以下部分，了解評估潛在影響的方法。

我該如何評估設計在加電過程中是否受到影響？

如果下列所有三個加電測試問題的答案都是否，則 PS eFUSE 完整性可能會在加電過程中受到影響。

請參閱下文中的“何時需要進一步分析”部分。

加電測試 1：PS_POR_B 是否滿足數(shù)據(jù)手冊對加電的要求，而且是否在 VCCPINT、VCCPAUX 和 VCCO_MIO0 達到它們的最小電壓水平之前 PS_POR_B 斷言為低 (GND)？如果是，則無風險。通過該測試即為解決方案 1。

加電測試 2：是否 PS 參考時鐘 (PS_CLK) 在 VCCPINT 到達 0.80V 之前處于非活躍狀態(tài)？如果是，則無風險。通過該測試即為解決方案 2。

加電測試 3：供電順序是否遵循推薦的加電順序（1：VCCPINT、2：VCCPAUX、3: VCCO_MIO0）？

VCCPINT 必須在 VCCPAUX 到達 0.70V 以及 VCCO_MIO0 到達 0.90V 之前到達 0.80V。

如果是，則無風險。通過該測試即為解決方案 3。

我該如何評估設計是否在斷電過程中受到影響？

如果前述所有 4 個斷電測試問題的答案都是否，則 PS eFUSE 完整性可能會在斷電過程中受到影響。

請參閱下文中的“何時需要進一步分析”部分。

斷電測試 1：PS_POR_B 是否在 VCCPINT 到達 0.80V 前斷言 (GND) 并保持斷言直至 VCCPINT 低于 0.40V 或 VCCPAUX 低于 0.70V 或 VCCO_MIO0 低于 0.90V？

如果是，則無風險。通過該測試即為解決方案 4。

斷電測試 2：是否 PS 參考時鐘 (PS_CLK) 在 VCCPINT 到達 0.80V 之前處于非活躍狀態(tài)？

如果是，則無風險。通過該測試即為解決方案 5。

斷電測試 3：供電順序是否遵循推薦的斷電順序（1：VCCO_MIO0、2：VCCPAUX、3：VCCPINT）？也就是說：是否在 VCCPINT 到達 0.80V 之前 VCCO_MIO0 到達 0.90V 或 VCCPAUX 到達 0.70V？

如果是，則無風險。通過該測試即為解決方案 6。

斷電測試 4：是否 PS_POR_B 保持去斷言 (VCCO_MIO0)，而且 VCCPINT、 VCCPAUX 和 VCCO_MIO0 上的電壓斜坡下降保持無變化 ，直至至少其中一個電源達到并分別保持在 0.40V、0.70V 和 0.90V 以下？

如果是，則無風險。通過該測試即為解決方案 7。

對于出現(xiàn)了這些癥狀的系統(tǒng)，我該如何檢測 PS eFUSE 完整性？

請參閱下列附件章節(jié)，查看能夠通過讀取 PS eFUSE 陣列判斷是否有任何 PS eFUSE 設置與預期設置不同的 XMD 腳本？

請按照附件中 ReadMe.txt 文件的說明進行。

對于現(xiàn)有開發(fā)板設計，什么時候需要進一步分析？

關于現(xiàn)有開發(fā)板設計的進一步分析，請打開 Xilinx 支持服務請求并準備好提供下列信息：

. 放大加電順序. 放大斷電順序

• 問題的癥狀（如果有）。

• 如果觀察到有癥狀存在，您將需要 PS eFUSE 陣列條件（ps_efuse.log 文件）。

• 運行附加的 zynq_efuse_read_normal.zip 實用工具即可得到該信息。查看附件部分。

• PS_POR_B、VCCPINT、VCCPAUX 以及 VCCO_MIO0的四通道視圖。

• PS_CLK 活動情況與上述一個或多個通道有關的加電及斷電視圖

為確保 PS eFUSE 完整性而提供的解決方案

有多種解決方案可用于確保 PS eFUSE 的完整性。至少要有一個加電解決方案和一個斷電解決方案，才能確保 PS eFUSE 的完整性。

這些解決方案可分為以下類別：

• 在加電（解決方案 1）和斷電（解決方案 4）漸變階段控制 PS_POR_B

• 在加電（解決方案 2）和斷電（解決方案 5）漸變階段控制 PS_POR_B

• 控制加電（解決方案 3）和斷電（解決方案 6）順序

加電解決方案 1：

請滿足 PS_POR_B 的數(shù)據(jù)手冊要求。PS_POR_B 在 V_CCPINT、V_CCPAUX和 VCCO_MIO0 到達最低工作電壓水平前都需要進行斷言。

此外，對于相關(Xilinx 答復 63149)的關注點，請查看數(shù)據(jù)手冊中的 PS 重置斷言時序要求。

加電解決方案 2：

禁用 PS 參考時鐘 (PS_CLK)，直到 V_CCPINT高于 0.80V。

加電解決方案 3：

請遵循數(shù)據(jù)手冊推薦的 PS 加電順序。

具體而言，為確保 PS eFUSE 完整性，V_CCPINT必須在 V_CCPAUX到達 0.70V 和 VCCO_MIO0 到達 0.90V 之前到達 0.80V。

斷電解決方案 4：

在 V_CCPINT到達 0.80V 之前將 PS_POR_B 斷言為 GND，保持斷言直至 V_CCPINT低于 0.40V，VCCPAUX 低于 0.70V，或者 VCCO_MIO0 低于 0.90V。

斷電解決方案 5：

在 V_CCPINT低于 0.80V 之前，禁用 PS 參考時鐘 (PS_CLK)。

斷電解決方案 6：

請遵循數(shù)據(jù)手冊推薦的 PS 斷電順序。

具體而言，為確保 PS eFUSE 完整性，V_{CCO_MIO0}必須到達 0.90V 或 V_CCPAUX必須達到 0.70V，直至 V_CCPINT到達 0.80V。

斷電解決方案 7：

PS_POR_B 保持去斷言 (V_{CCO_MIO0})，而且 V_CCPINT、 V_CCPAUX和 V_{CCO_MIO0}上的電壓斜坡降低保持 無變化，直至至少其中一個電源達到并分別保持在 0.40V、0.70V 和 0.90V 以下。

PVT 考慮：

不論工藝、電壓和溫度出現(xiàn)任何變化，上述加電和斷電條件都必須滿足。

VCCPINT、VCCPAUX 和 VCCMIO 的限值描述已考慮各種不同的 PVT 條件。

但用戶需要確認 PS_CLK 或 PS_POR_B 上的任何變化不會在不同的 PVT 場景中觸發(fā)產(chǎn)生故障的條件。