本文由半導(dǎo)體產(chǎn)業(yè)縱橫（ID：ICVIEWS）綜合

AI的激增推動(dòng)了對(duì)先進(jìn)半導(dǎo)體芯片的需求，推動(dòng)了芯片設(shè)計(jì)和制造的界限。AI 的快速發(fā)展迎來(lái)了半導(dǎo)體比以往任何時(shí)候都更加重要的時(shí)代。從訓(xùn)練到部署，每個(gè) AI 模型和應(yīng)用程序的背后都隱藏著一個(gè)復(fù)雜的半導(dǎo)體網(wǎng)絡(luò)，這些網(wǎng)絡(luò)使處理大量數(shù)據(jù)所需的處理能力成為可能。AI 的激增推動(dòng)了對(duì)先進(jìn)半導(dǎo)體芯片的需求，推動(dòng)了芯片設(shè)計(jì)和制造的界限。為了滿足這些需求，半導(dǎo)體行業(yè)越來(lái)越多地轉(zhuǎn)向 3D 異構(gòu)集成等創(chuàng)新解決方案。

打破馮·諾依曼瓶頸

傳統(tǒng)上，半導(dǎo)體行業(yè)遵循摩爾定律，該定律預(yù)測(cè)微芯片上的晶體管數(shù)量大約每?jī)赡攴环资陙?lái)，這種對(duì)提高計(jì)算能力的不懈追求推動(dòng)了晶體管的小型化。

然而，隨著我們接近縮小晶體管的物理極限，該行業(yè)面臨著新的挑戰(zhàn)，尤其是在優(yōu)化芯片架構(gòu)以管理生成式 AI 不斷增長(zhǎng)的數(shù)據(jù)需求方面?，F(xiàn)代芯片設(shè)計(jì)中最重要的挑戰(zhàn)之一是“內(nèi)存墻”或“馮·諾依曼瓶頸”，即數(shù)據(jù)在芯片內(nèi)的內(nèi)存和邏輯單元之間傳輸?shù)乃俣仁艿较拗?。隨著 AI 模型復(fù)雜性的增加和數(shù)據(jù)集的擴(kuò)展，這種瓶頸變得更加明顯，導(dǎo)致數(shù)據(jù)移動(dòng)效率低下，從而阻礙整體性能。

為了克服這一瓶頸，半導(dǎo)體行業(yè)采用了 3D 異構(gòu)集成，該技術(shù)涉及垂直堆疊內(nèi)存和邏輯單元，而不是并排放置。這種垂直集成縮短了數(shù)據(jù)路徑，提高了能源效率，并允許更高的互連密度——這是實(shí)現(xiàn) AI 應(yīng)用所需的高帶寬的關(guān)鍵因素。通過(guò)采用這種方法，該行業(yè)可以繞過(guò)一些傳統(tǒng)上限制芯片性能的物理限制。

摩爾定律規(guī)范著該行業(yè)

如圖 1 所示，上述趨勢(shì)不僅可以從經(jīng)驗(yàn)上觀察到，還可以從數(shù)量上反映出來(lái)。

圖 1：摩爾定律支配著整個(gè)行業(yè)。紫色：增加互聯(lián)密度以保持帶寬。藍(lán)色：晶體管數(shù)量增加，以提高邏輯能力。（數(shù)據(jù)和預(yù)測(cè)來(lái)自臺(tái)積電）

每個(gè)處理器的晶體管數(shù)量每 2.3 年翻一番，符合經(jīng)典的摩爾定律。有趣的是，另一個(gè)幾乎以相同速度增長(zhǎng)的指標(biāo)：互連密度。摩爾定律可以追溯到 20 世紀(jì) 70 年代，而后者則是芯片帶寬需求不斷增長(zhǎng)所帶來(lái)的最新趨勢(shì)——這也是人工智能面臨的最嚴(yán)峻挑戰(zhàn)之一。

盡管兩者是不同的衡量標(biāo)準(zhǔn)，但當(dāng)芯片性能進(jìn)一步提高時(shí)，兩者不可避免地會(huì)相互聯(lián)系。要想取得成功，必須在這兩個(gè)階段（即前端和后端，因?yàn)榧舛思夹g(shù)的進(jìn)步依賴于其中任何一個(gè)階段）都有所作為。

隨著芯片向 3D 架構(gòu)發(fā)展，這些互連線的密度變得與晶體管數(shù)量同等重要。更高的互連密度可以加快數(shù)據(jù)傳輸，這對(duì)人工智能加速器和系統(tǒng)級(jí)封裝（SiP）解決方案至關(guān)重要。然而，要在不影響能效的前提下增加互連數(shù)量，就必須采用先進(jìn)的材料和精密制造技術(shù)——在這些領(lǐng)域，計(jì)量學(xué)發(fā)揮著舉足輕重的作用。

在晶圓廠內(nèi)，一個(gè)晶圓需要經(jīng)過(guò)數(shù)月的數(shù)百個(gè)步驟才能轉(zhuǎn)化為高端芯片，而每個(gè)步驟都需要原子級(jí)的制造精度。瑕疵并非不存在。因此，良品率是衡量晶圓缺陷數(shù)量和程度的重要標(biāo)準(zhǔn)。高端芯片幾乎不能容忍任何缺陷，而同樣結(jié)構(gòu)的芯片，如果缺陷率增加，則可能用于較低等級(jí)的應(yīng)用。

顯然，制造商的目標(biāo)是最大限度地提高產(chǎn)量，因?yàn)樵谧罱K質(zhì)量檢查（也稱為計(jì)量）確定芯片能力之前，運(yùn)營(yíng)成本已經(jīng)累積。

計(jì)量在人工智能芯片制造中的關(guān)鍵作用

隨著半導(dǎo)體芯片變得越來(lái)越復(fù)雜，計(jì)量學(xué)的作用也變得越來(lái)越關(guān)鍵。計(jì)量學(xué)涉及芯片特征的精確測(cè)量和檢測(cè)，對(duì)于確保先進(jìn)半導(dǎo)體器件的質(zhì)量和功能至關(guān)重要。在三維異質(zhì)集成的背景下尤其如此，傳統(tǒng)的二維測(cè)量技術(shù)已不再足夠。

新的計(jì)量工具旨在以納米級(jí)精度高速測(cè)量復(fù)雜的三維結(jié)構(gòu)。這些工具對(duì)于檢測(cè)缺陷、監(jiān)控關(guān)鍵尺寸和驗(yàn)證半導(dǎo)體器件所用材料的完整性至關(guān)重要。例如，在生產(chǎn)人工智能應(yīng)用不可或缺的 HBM 單元時(shí)，多個(gè) DRAM 單元的垂直整合需要原子級(jí)的精度。必須在每個(gè)芯片上鉆出通道，以最高精度連接各層，因此計(jì)量是制造過(guò)程中的關(guān)鍵步驟。

人工智能創(chuàng)新的關(guān)鍵技術(shù)集成

半導(dǎo)體公司正在不斷發(fā)展計(jì)量和檢測(cè)儀器技術(shù)，這些技術(shù)對(duì)于確保半導(dǎo)體芯片的質(zhì)量和產(chǎn)量至關(guān)重要，尤其是在三維異質(zhì)集成等先進(jìn)工藝中。

鑒于行業(yè)正向更復(fù)雜的芯片架構(gòu)轉(zhuǎn)變，計(jì)量工具顯得尤為重要。隨著芯片的垂直集成度越來(lái)越高，計(jì)量工具的精度和速度對(duì)于識(shí)別和糾正缺陷變得越來(lái)越重要，否則可能會(huì)影響整個(gè)芯片的性能。

人工智能芯片制造的未來(lái)

隨著對(duì)人工智能和其他先進(jìn)計(jì)算技術(shù)的需求不斷增長(zhǎng)，對(duì)能夠提供更高性能、更高效率和前所未有的集成度的半導(dǎo)體芯片的需求也在不斷增長(zhǎng)。三維異構(gòu)集成與先進(jìn)計(jì)量技術(shù)的結(jié)合為滿足這些需求提供了一條途徑，使芯片的生產(chǎn)速度更快、體積更小、能效更高。

在這方面，Unity-SC 的三維光學(xué)計(jì)量解決方案在互連檢測(cè)和大批量制造計(jì)量方面的專業(yè)知識(shí)，從而支持以高速大批量提高產(chǎn)量。

隨著芯片架構(gòu)變得越來(lái)越復(fù)雜，功能越來(lái)越小，互連越來(lái)越錯(cuò)綜復(fù)雜，精確的測(cè)量和檢測(cè)對(duì)于確保質(zhì)量和功能至關(guān)重要。這些能力對(duì)于保持高產(chǎn)量和實(shí)現(xiàn)人工智能、AR/VR 等先進(jìn)技術(shù)的性能要求至關(guān)重要。