在當今科技飛速發(fā)展的時代，高效能運算（High-Performance Computing, HPC）正以其強大的計算能力，不斷突破各個領域的界限。HPC通過使用由成千上萬個處理器核心組成的超級計算機或計算機集群，執(zhí)行復雜的計算任務，這些任務通常涉及大量的數(shù)據(jù)輸入，必須具備大量算力和高速數(shù)據(jù)處理能力。USI環(huán)旭電子在這一波市場角逐中，瞄準AI領域的高度運用，以我們自身的強項「3D封裝技術」切入市場，應用在多項HPC模組中。接下來，本文將從HPC的簡介、挑戰(zhàn)與創(chuàng)新等方面，從正反兩面探討開發(fā)HPC最被重視的議題。

高效能運算 (HPC) 簡介

HPC是利用超級計算機實現(xiàn)并行計算的理論、方法、技術以及應用的一門技術科學。處理器、內存和存儲技術的不斷創(chuàng)新，為HPC系統(tǒng)提供了強大的計算資源。現(xiàn)代處理器采用多核設計，具備更高的并行處理能力。內存和存儲技術也在不斷進步，如DDR5內存、PCIe 4.0存儲等，提供了更高的數(shù)據(jù)傳輸速度和更大的容量，滿足HPC系統(tǒng)對高帶寬和低延遲的需求。

HPC的應用領域廣泛，涵蓋科學研究、天氣預報、模擬等多個方面。它的多樣化應用，使得各個領域都能夠受益于其強大的計算能力。然而，盡管取得了顯著的進步，但在設計和部署HPC系統(tǒng)時仍面臨諸多挑戰(zhàn)。

高效能運算 (HPC) 的供電挑戰(zhàn)

高效能運算系統(tǒng)正面臨著功耗和散熱兩大嚴峻挑戰(zhàn)。這些系統(tǒng)通常由數(shù)量龐大的處理器組成，每個處理器都消耗大量電力，這使得降低能量耗損成為首要任務。傳統(tǒng)上，為了降低能量耗損，系統(tǒng)會采用高電壓供電，然后在微處理器前進行多階段轉換為較低的電壓。這個過程中，從DC-DC轉換器到微處理器的路徑布線耗損扮演著關鍵角色。這些轉換器負責將12V或48V的直流總線電壓降低到處理器核心所需的特定電壓，同時將電流提升到所需的水平。

多階供電網(wǎng)路 (PDN) 的損耗與影響

即使穩(wěn)壓器只需向晶片短距離供電，多階供電網(wǎng)路（PDN）仍然會因為電源軌上的電阻而產(chǎn)生損耗（I2R），進而導致散熱問題。這些損耗也包括電感和電容造成的影響。因此，供電設計中最重要的因素之一是穩(wěn)壓器在PCB上的位置，這直接影響到饋入處理器引腳的電源軌上的電阻大小。

為了盡可能靠近負載點（POL）來減少電阻，垂直整合的電壓調節(jié)模組（VRM）成為了當前熱門的解決方案。這種模組將負責電壓轉換的功率級、管理模組中電流和熱量的磁性元件，以及在電源進入處理器前調節(jié)電源的電容器整合在同一個模組中。這意味著VRM可以放置在物理上更靠近POL的位置，從而有效地減少電流損失和功率損耗。

電壓調節(jié)模組 (VRM) & 垂直電源傳輸 (VPD)

穩(wěn)壓器模組（VRM）主要由三個部分組成：電容器、電感器和功率級。例如，雙相功率模組，則是將多相降壓穩(wěn)壓器的兩個相位的元件整合到一個基板上，形成一個單一裝置，并以陣列方式部署，構成一個多相系統(tǒng)。隨著AI加速器在效能和功率需求上不斷提升，功率級的數(shù)量可能會進一步增加。

除了元件整合和效能提升，為AI加速器供電的新趨勢是垂直供電，也稱為背面供電。垂直電源傳輸（VPD）技術將電源穩(wěn)壓器直接移到PCB背面處理器的下方。透過較短的垂直路徑傳輸電源，VPD可以大幅降低PDN（電源傳輸網(wǎng)路）的電阻并減少損耗，從而在較高電流和較低處理器核心電壓下達到更高的電源效率。此外，由于VPD消除了PCB上的空間占用，AI處理器設計人員可以增加記憶體和I/O線路，從而進一步提升處理效能。

承上兩大解決方案，各有優(yōu)劣之處，因此，運用最適合客戶需求的解決方案才是優(yōu)先考量。如何設計和部署高效能運算系統(tǒng)，以及如何有效地管理和優(yōu)化功耗、散熱和資源，是成就高效算力系統(tǒng)的必經(jīng)之路。