概述
AD9546 采用數(shù)字化時鐘技術(shù)，可在系統(tǒng)中高效傳輸和分配時鐘信號。數(shù)字化時鐘具有設計靈活性，且可使用可擴展的時鐘傳輸系統(tǒng)，并具有良好的相位（時間）對齊控制。這些特性使 AD9546 成為必須滿足 ITU-T G.8273.2 D 類的 IEEE^?^ 1588^?^ 邊界時鐘的同步要求的網(wǎng)絡設備設計的首選。數(shù)字時鐘還與要求將頻率和相位精確傳輸?shù)蕉鄠€使用端點的應用有關(guān)（例如，將同步系統(tǒng)參考 (SYSREF) 時鐘分配到 ADC 通道陣列）。

AD9546 支持現(xiàn)有和新興的國際電信聯(lián)盟 (ITU) 標準，通過服務提供商分組網(wǎng)絡，可交付頻率、相位和時刻，這些分組網(wǎng)絡包括 ITU-G.8262、ITU-T G.812、ITU-T G.813、ITU-T G.823、ITU-T G.824、ITU-T G.825 和ITU-T G.8273.2。

將 AD9546 的 10 個時鐘輸出同步為多達八個輸入基準電壓源中的任意一個。數(shù)字鎖相環(huán) (DPLL) 減少了與外部基準電壓源相關(guān)的時序抖動，而模擬鎖相環(huán) (APLL) 提供了具有低抖動輸出時鐘的頻率轉(zhuǎn)換。數(shù)字控制的環(huán)路和保持電路即使在所有參考輸入失敗時仍可持續(xù)產(chǎn)生低抖動輸出信號。

AD9546 提供 48 引腳 LFCSP (7 mm × 7 mm) 封裝，可在 ?40°C 至 +85°C 的溫度范圍內(nèi)工作。

在整個數(shù)據(jù)手冊中，當僅涉及多功能引腳名稱的單個功能時（例如，針對SDO/M5 的 M5），可參考該功能。
數(shù)據(jù)表：*附件：AD9546雙DPLL數(shù)字時鐘同步器技術(shù)手冊.pdf

應用

• 5G 時序傳輸高精度同步
• 全球定位系統(tǒng) (GPS)、精確時間協(xié)議 PTP (IEEE 1588) 和同步以太網(wǎng) (SyncE) 抖動濾除和同步
• 光傳送網(wǎng)絡 (OTN)、同步數(shù)字體系 (SDH) 以及宏基站和小蜂窩基站。小型基站時鐘（基帶和射頻）
• Stratum 2、Stratum 3e 和 Stratum 3 保持、去除信號抖動和相位瞬態(tài)控制
• JESD204B 支持模數(shù)轉(zhuǎn)換器 (ADC) 和數(shù)模轉(zhuǎn)換器 (DAC) 時鐘
• 運營商級以太網(wǎng)

特性

• 數(shù)字時鐘傳輸子系統(tǒng)
• 9 個獨立的 UTS 塊（時間戳出口）
• 2 個獨立的 IUTS 塊（時間戳入口）
• 雙 DPLL 可同步 1 Hz 到 750 MHz 物理層時鐘，可在提供頻率轉(zhuǎn)換的同時去除噪聲基準電壓源的信號抖動
• 符合 ITU-T G.8262 和 Telcordia GR-253 標準
• 支持 Telcordia GR-1244、ITU-T G.812、ITU-T G.813、ITU-T G.823、ITU-T G.824、ITU-T G.825 和 ITU-T G.8273.2
• 針對低至 50 ppb (5 × 10 ?8 ) 的頻率偏移，可進行持續(xù)頻率監(jiān)控和基準電壓源驗證
• 兩個 DPLL 都配有帶有 24 位可編程模塊的 24 位小數(shù)分頻器
• 可編程數(shù)字環(huán)路濾波器帶寬：0.0001 Hz 至 1850 Hz
• 兩個獨立的可編程輔助 NCO（1 Hz 至 65,535 Hz，分辨率 < 1.37 pHz），適合 PTP 應用中的 IEEE-1588 第 2 版伺服反饋
• 自動和手動保持和基準電壓源切換，實現(xiàn)零延遲、無中斷或相位增建
• 基于可編程優(yōu)先級的基準電壓源切換，支持手動、自動可逆和自動不可逆模式
• 5 對時鐘輸出引腳，每對都可用作差分 LVDS/HCSL/CML 或用作 2 個單端輸出（1 Hz 至 500 MHz）
• 2 個差分或 8 個單端輸入基準電壓源
• 交叉點多路復用器將參考輸入與 PLL 互連
• 支持嵌入式（模塊化）輸入/輸出時鐘信號
• 快速 DPLL 鎖定模式
• 提供內(nèi)部功能，可兼具晶體諧振器或晶體振蕩器的低相位噪聲特點，以及 TCXO 或 OCXO 的頻率穩(wěn)定性和精度
• 針對自主初始化提供外部 EEPROM 支持
• 1.8 V 單電源供電，帶有內(nèi)部調(diào)節(jié)功能
• 內(nèi)置溫度監(jiān)視器/警報和溫度補償，可增強零延遲性能

框圖

引腳配置描述

數(shù)字化時鐘技術(shù)可實現(xiàn)精確的定時傳輸（頻率和相位），在空間上分離的設備之間通過數(shù)字時間碼進行同步（假設所有設備都能訪問公共參考時鐘信號）。

數(shù)字化時鐘系統(tǒng)由多個定時節(jié)點組成，每個節(jié)點依賴于共享的外部時基（公共時鐘參考）。由于每個節(jié)點共享相同的公共時鐘參考，且節(jié)點增量以相同速率變化，因此所有節(jié)點都具有相同的時間尺度。盡管所有節(jié)點都處于同一尺度，但并不能保證它們共享同一時刻。數(shù)字化時鐘依賴于用戶在每個節(jié)點設置的同步信號，最終使所有節(jié)點實現(xiàn)時間對齊。數(shù)字化時鐘的一個獨特特性是能夠通過數(shù)字總線在節(jié)點之間交換數(shù)字時間碼，這意味著可以向一個或多個數(shù)字總線（時鐘聚合）發(fā)送多個時鐘，以路由多個模擬時鐘信號來構(gòu)建系統(tǒng)。AD9546包含實現(xiàn)數(shù)字化時鐘節(jié)點所需的所有構(gòu)建模塊。

圖48展示了AD9546中實現(xiàn)的完整數(shù)字化時鐘節(jié)點的各個組件。這些數(shù)字化時鐘組件包括：

• 系統(tǒng)時鐘PLL，用于生成系統(tǒng)時鐘頻率，以實現(xiàn)內(nèi)部定時功能（詳見“系統(tǒng)時鐘PLL”部分）
• 公共時鐘DPLL，用于與參考時基（公共時鐘參考）進行鎖相，并維持本地時間尺度
• 物理時鐘轉(zhuǎn)換器，用于將系統(tǒng)時鐘的時間戳轉(zhuǎn)換為物理時鐘
• 物理時鐘發(fā)生器，用于將從公共時間尺度導出的時間戳轉(zhuǎn)換為物理時鐘輸出信號
• ACCS，通過為本地時間尺度分配時刻來創(chuàng)建公共時間尺度
• UTS，用于將內(nèi)部時間戳轉(zhuǎn)換為基于公共時間尺度的時間碼，并將這些時間碼提供給用戶用于外部使用
• IUTS，用于將用戶提供的基于公共時間尺度的一系列時間碼轉(zhuǎn)換為內(nèi)部時間戳

圖48展示了多種時間戳源。某些數(shù)字化時鐘組件需要能夠連接到任意一個時間戳源，這就是為什么這些組件在其輸入處包含時間戳選擇多路復用器。

系統(tǒng)時鐘PLL組件

系統(tǒng)時鐘PLL通常使用外部晶體諧振器作為頻率源，這往往能提供最佳的整體相位噪聲性能。系統(tǒng)時鐘PLL從外部頻率源（約2.4GHz）合成高頻內(nèi)部系統(tǒng)時鐘信號，為設備提供基本的內(nèi)部定時。設備使用系統(tǒng)時鐘來生成時間戳（詳見“時間數(shù)字轉(zhuǎn)換器（TDC）”部分）。

請注意，內(nèi)部系統(tǒng)時鐘信號是公共時鐘DPLL組件用于生成本地時間尺度的兩個頻率源之一。

公共時鐘DPLL組件

公共時鐘DPLL的作用是生成本地時間尺度。公共時鐘DPLL使用系統(tǒng)時鐘進行內(nèi)部定時，但其相位鎖定到參考時基，即公共時鐘參考。公共時鐘DPLL的輸出是本地時間尺度，它累積了公共時鐘參考的周期，并為數(shù)字化時鐘組件提供內(nèi)部時間感知。

公共時鐘DPLL固有的閉環(huán)架構(gòu)意味著其運行會產(chǎn)生誤差，校正因子3（CF3）有效地補償了系統(tǒng)時鐘的波動。請注意，CF3信號可用于AD9546的系統(tǒng)時鐘補償功能模塊（詳見“補償方法3”部分）。

物理時鐘轉(zhuǎn)換器

物理時鐘轉(zhuǎn)換器有一個輸入，用于接收外部時鐘信號，提供可選的整數(shù)頻率分頻功能，并將上升沿時鐘轉(zhuǎn)換為數(shù)字時間戳。然后，這些時間戳可供需要時間戳源的數(shù)字化時鐘組件使用。

物理時鐘發(fā)生器

物理時鐘發(fā)生器利用AD9546的DPLL通道和輸出分配驅(qū)動器，從時間戳生成模擬時鐘輸出信號。在數(shù)字化時鐘應用中，時間戳源自公共時間尺度。由于DPLL可以從這些時間戳中獲取其參考輸入，因此物理時鐘發(fā)生器的輸出由模擬時鐘信號組成。