這是NVMe控制器IP設(shè)計(jì)系列博客之一,其他的見本博客或csdn搜用戶名:tiantianuser。相關(guān)視頻見B站用戶名:專注與守望。
接口轉(zhuǎn)換模塊負(fù)責(zé)完成AXI4接口與控制器內(nèi)部的自定義接口之間的轉(zhuǎn)換工作。接口轉(zhuǎn)換模塊的框圖如圖1所示。

圖1 接口轉(zhuǎn)換示意圖
由于AXI4接口協(xié)議的實(shí)現(xiàn)會(huì)占用大量的邏輯資源,為了節(jié)約資源,控制器內(nèi)部的接口信號(hào)均采用邏輯簡單的自定義接口,對(duì)外通過此模塊轉(zhuǎn)換為通用的AXI4接口,從而實(shí)現(xiàn)與其他模塊之間的高效互聯(lián)。
接口轉(zhuǎn)換模塊內(nèi)部包含AXI4-Lite寫轉(zhuǎn)換模塊、AXI4讀轉(zhuǎn)換模塊、AXI4寫轉(zhuǎn)換模塊。AXI4-Lite寫轉(zhuǎn)換模塊是用于將內(nèi)部信號(hào)(addr、en、data_db)轉(zhuǎn)換為與AXI PCIe IP模塊相連接的AXI4-Lite接口。
該模塊的主要功能是在隊(duì)列管理模塊需要更新SSD內(nèi)部門鈴寄存器時(shí),通過訪問BAR空間實(shí)現(xiàn)更新NVMe SSD內(nèi)部門鈴寄存器。
門鈴寄存器更新后,NVMe SSD會(huì)通過AXI PCIe IP模塊的AXI4接口訪問提交隊(duì)列內(nèi)存空間,讀取NVMe命令。在這個(gè)過程中,需要通過讀轉(zhuǎn)換模塊將讀地址通道和讀數(shù)據(jù)通道的信號(hào)轉(zhuǎn)換為控制器內(nèi)部信號(hào)(addr、en、data_out)。
命令執(zhí)行結(jié)束后,完成信息通過AXI PCIe IP模塊的AXI4接口傳輸至完成信息解析模塊。這個(gè)過程需要通過AXI4寫轉(zhuǎn)換模塊將讀地址通道和讀數(shù)據(jù)通道的信號(hào)轉(zhuǎn)換為控制器內(nèi)部信號(hào)(addr、en、data_in)。
-
控制器
+關(guān)注
關(guān)注
114文章
17786瀏覽量
193047 -
接口
+關(guān)注
關(guān)注
33文章
9518瀏覽量
157008 -
nvme
+關(guān)注
關(guān)注
0文章
298瀏覽量
23837
發(fā)布評(píng)論請(qǐng)先 登錄
Xilinx FPGA NVMe Host Controller IP,NVMe主機(jī)控制器
Xilinx FPGA NVMe主機(jī)控制器IP,高性能版本介紹應(yīng)用
Xilinx FPGA高性能NVMe SSD主機(jī)控制器,NVMe Host Controller IP
高性能NVMe主機(jī)控制器,Xilinx FPGA NVMe Host Accelerator IP
NVME控制器設(shè)計(jì)1
NVME控制器之隊(duì)列管理模塊
NVMe控制器IP設(shè)計(jì)之接口轉(zhuǎn)換
NVMe高速傳輸之擺脫XDMA設(shè)計(jì)44:工程設(shè)計(jì)考量?
Xilinx高性能NVMe Host控制器IP+PCIe 3.0軟核控制器IP,純邏輯實(shí)現(xiàn),AXI4和AXI4-Stream DMA接口,支持PCIe 3.0和4.0
基于AHB接口的高性能LCD控制器IP設(shè)計(jì)
安全控制器CIP Safety對(duì)應(yīng)EtherNet/IP接口模塊用戶手冊(cè)(詳細(xì)篇)
Xilinx FPGA NVMe控制器,NVMe Host Controller IP
NVMe A4S主機(jī)控制器IP用戶指南
NVMe控制器設(shè)計(jì)1
NVME控制器之隊(duì)列管理模塊
NVMe控制器IP設(shè)計(jì)系列之接口轉(zhuǎn)換模塊
評(píng)論