*本指南內(nèi)容涵蓋了在嵌入式設計中使用 MicroBlaze 處理器、含存儲器 IP 核的設計、IP integrator 中的復位和時鐘拓撲結(jié)構。獲取完整版《 MicroBlaze 處理器嵌入式設計用戶指南》，請至文末掃描二維碼進行下載。

器件工具流程概述

AMD Vivado 工具基于處理器提供了特定的編程流程。Vivado IDE 使用 IP integrator 搭配圖形化連接屏幕以指定器件、選擇外設和配置硬件設置。

您可使用 IP integrator 在 XML 格式的應用程序中捕獲硬件平臺信息并導出，搭配其他數(shù)據(jù)文件來為 AMD 處理器開發(fā)設計。各軟件設計工具使用 XML 來執(zhí)行以下任務。

創(chuàng)建并配置板級支持包（ BSP ）庫

推斷編譯器選項

對處理器邏輯 （ PL ）進行編程

定義 JTAG 設置

自動執(zhí)行需要有關硬件的信息的其他操作

AMD MicroBlaze 嵌入式處理器是精簡指令集計算機（ RISC ）核，專為在 AMD 現(xiàn)場可編程門陣列（ FPGA 和自適應 SoC ）中實現(xiàn)而優(yōu)化。

要創(chuàng)建嵌入式 MicroBlaze 處理器設計，請參閱第 2 章：在嵌入式設計中使用 MicroBlaze 處理器，以便了解如何使用 IP integrator 和其他 AMD 工具。如需了解更多處理器信息，請參閱《 MicroBlaze 處理器嵌入式設計用戶指南》

AMD 提供了設計工具，用于為 AMD 處理器開發(fā)和調(diào)試軟件應用，包括但不限于：

軟件 IDE

基于 GNU 的編譯器工具鏈

調(diào)試工具

這些工具支持您開發(fā)無需操作系統(tǒng)的裸機應用和用于基于開源 Linux 操作系統(tǒng)的應用。

AMD 提供硬件設計和軟件開發(fā)集成，并支持集成流程向下延伸至 AMD Vitis 軟件平臺。Vitis 是獨立產(chǎn)品，可從 AMD 網(wǎng)站下載。如需了解有關該工具使用方法的更多信息，請參閱《 Vitis 統(tǒng)一軟件平臺文檔》。

按設計進程瀏覽內(nèi)容

AMD 自適應計算文檔按一組標準設計進程進行組織，以便幫助您查找當前開發(fā)任務相關的內(nèi)容。您可以在設計中心頁面上訪問 AMD Versal 自適應 SoC 設計進程。您還可以使用設計流程助手來更深入了解設計流程，并找到特定于預期設計需求的內(nèi)容。本文檔涵蓋了以下設計進程：

嵌入式軟件開發(fā)：基于硬件平臺來創(chuàng)建軟件平臺，并使用嵌入式 CPU 開發(fā)應用代碼。還涵蓋 XRT 和計算圖 API。本文檔中適用于此設計進程的主題包括：

第 2 章：在嵌入式設計中使用 MicroBlaze 處理器

硬件、IP 和平臺開發(fā)：為硬件平臺創(chuàng)建 PL IP 塊、創(chuàng)建 PL 內(nèi)核、功能仿真以及評估 AMD Vivado 時序收斂、資源使用情況和功耗收斂。還涉及為系統(tǒng)集成開發(fā)硬件平臺。本文檔中適用于此設計進程的主題包括：

第 3 章：含存儲器 IP 核的設計

第 4 章：IP integrator 中的復位和時鐘拓撲結(jié)構