1.LVPECL與LVDS的互連

1.1 LVPECL與LVDS的直流耦合

LVPECL到LVDS的直流耦合結構需要一個電阻網(wǎng)絡，如圖5中所示，設計該網(wǎng)絡時有這樣幾點必須考慮：首先，我們知道當負載是50Ω接到VCC-2V時，LVPECL的輸出性能是最優(yōu)的，因此我們考慮該電阻網(wǎng)絡應該與最優(yōu)負載等效；然后我們還要考慮該電阻網(wǎng)絡引入的衰減不應太大，LVPECL輸出信號經(jīng)衰減后仍能落在LVDS的有效輸入范圍內。注意LVDS的輸入差分阻抗為100Ω，或者每個單端到虛擬地為50Ω(圖1所示)，該阻抗不提供直流通路，這里意味著LVDS輸入交流阻抗與直流阻抗不等。LVPECL到LVDS的直流耦合所需的電阻網(wǎng)絡需滿足下面方程組：

圖1LVPECL到LVDS的直流耦合

考慮VCC=+3.3V 情況，解上面的方程組得到：R1=182Ω，R2=47.5Ω，R3=47.5Ω，VA=1.13V，

RAC=51.5Ω，RDC=62.4Ω，增益= 0.337。通過該終端網(wǎng)絡連接LVPECL輸出與LVDS輸入時，實測得VA=2.1V，VB=1.06V。假定LVPECL差分最小輸出電壓為930mV，在LVDS的輸入端可達到313mV，能夠滿足LVDS輸入靈敏度要求?？紤]信號較大時，如果LVPECL的最大輸出為1.9V，LVDS的最大輸入電壓則為640mV，同樣可以滿足LVDS輸入指標要求。

LVDS與LVPECL之間采用直流耦合結構時，需要加一個電阻網(wǎng)絡，如圖2所示。該電阻網(wǎng)絡完成LVDS

輸出電平(1.2V)到LVPECL輸入電平(VCC-1.3V)的轉換。由于LVDS的輸出是以地為參考，而LVPECL的輸

入是以VCC為參考，這需要在構建電平轉換網(wǎng)絡時注意LVDS的輸出不會對供電電源的變化敏感；另一個

問題是需要在功耗和速度方面折中考慮，如果電阻值(R1、R2、R3)取得較小，由電阻網(wǎng)絡和LVPECL輸入寄

生電容構成的時間常數(shù)較小，允許電路在更高的速度下工作。但是，由于這些電阻上流過較大的電流，使得

總功耗增大。這時，LVDS的輸出性能容易受電源波動的影響。還有一個問題就是要考慮阻抗匹配和網(wǎng)絡衰

減問題，電阻值可以通過下面的方程導出。

圖2LVDS到LVPECL的直流耦合

在VCC電壓為+3.3V時，解上面的方程得：R1 =374Ω，R2 =249Ω，R3 =402Ω，VA=1.2V，VB = 2.0V，

RIN=49Ω，增益=0.62。LVDS的最小差分輸出信號擺幅為500mVP-P，在上面結構中加到LVPECL輸入端

的信號擺幅變?yōu)?10mVP-P，該幅度低于LVPECL的輸入標準，在實際應用中，讀者可根據(jù)器件的實際性能做

出自己的判斷。

圖3 光模塊與協(xié)議轉換IC間LVPECL/LVDS電平的直流耦合

1.2 LVPECL與LVDS的交流耦合

LVPECL到LVDS的交流耦合結構如圖4所示，LVPECL的輸出端到地需加直流偏置電阻R(142Q～200Q)，同時信號通道上一定要串接50Ω電阻，以提供一定衰減。LVDS的輸入端到地需加5.0kQ電阻，以提供共模偏置。

圖4.LVPECL與LVDS之間的交流耦合

LVDS到LVPECL的交流耦合結構較為簡單，如圖5所示，如果芯片內部加了偏置，則可去掉R1和R2。

圖5.LVDS與LVPECL之間的交流耦合

2.PECL與LVDS的互連

PECL到LVDS的交流耦合結構如圖6所示，PECL的輸出端到地需加直流偏置電阻R(270Ω～350Ω)，

同時信號通道上一定要串接50Ω電阻，以提供一定衰減。LVDS的輸入端到地需加5.0kΩ電阻，以提供共模

偏置。

圖6.PECL與LVDS之間的交流耦合

LVDS到PECL 的交流耦合結構較為簡單,如圖7 所示，如果芯片內部加了偏置，則可去掉R1和R2。

(b)普通接法

圖7.LVDS與PECL 之間的交流耦合

(a)低功耗匹配電路

(b)普通匹配電路

圖8.光模塊與協(xié)議轉換IC間PECL/LVPECL/LVDS電平的交流耦合

光特通信專注于光模塊研發(fā)生產(chǎn)，支持OEM/ODM定制，集研發(fā)、銷售與制造為一體的生產(chǎn)企業(yè)！

參考資料：

Interfacing Between LVPECL, CML, and LVDS Levels---Texas Instruments

審核編輯 黃宇