Texas Instruments CDCE6214Q1TM超低功耗時鐘發(fā)生器是是一款適合汽車應(yīng)用的4通道、中級抖動時鐘發(fā)生器，可生成五個獨(dú)立時鐘輸出。這些輸出在各種驅(qū)動器模式之間可選。輸入源可以是單端或差分輸入時鐘源，也可以是晶體。CDCE6214Q1TM具有一個分?jǐn)?shù)N PLL，可在任何輸入頻率下合成不相關(guān)的基礎(chǔ)頻率。

數(shù)據(jù)手冊：*附件：Texas Instruments CDCE6214Q1TM超低功耗時鐘發(fā)生器數(shù)據(jù)手冊.pdf

特性

• 符合汽車應(yīng)用類AEC-Q100標(biāo)準(zhǔn)
  • 溫度等級2（–40°C至+105°C）
• 支持功能安全
  • 來輔助功能安全系統(tǒng)設(shè)計的文檔
• 可配置的高性能、低功耗、frac-N PLL，具有帶雜散（12kHz至20MHz，F(xiàn)OUT>100MHz）的RMS抖動：
  • 整數(shù)模式
    • 最大差分輸出：典型值350fs，最大值600fs
    • LVCMOS 輸出：典型值1.05ps，最大值1.5ps
  • 分?jǐn)?shù)模式
    • 差分輸出：典型值1.7ps，最大值2.1ps
    • LVCMOS輸出：典型值2.0ps，最大值4.0ps
• 支持PCIe Gen1/2/3/4（有SSC）和Gen 1/2/3/4/5（無SSC）
• 2.335GHz至2.625GHz內(nèi)部VCO
• 典型功耗：4輸出通道為65mA，單輸出通道為23mA。
• 通用時鐘輸入，兩個用于冗余的參考輸入
  • 差分交流耦合或LVCMOS：10MHz至200MHz
  • 晶振：10MHz至50MHz
• 靈活的輸出時鐘分配
  • 四通道分頻器，具有多達(dá)五個獨(dú)特輸出頻率，范圍為24kHz至328.125MHz
  • OUT0 – OUT4引腳具有類似LVDS、LP-HCSL或LVCMOS輸出
  • 無中斷輸出分頻器開關(guān)和輸出通道同步
  • 通過低電平有效GPIO和寄存器實現(xiàn)獨(dú)立輸出使能
• 頻率裕量選擇
  • DCO模式：頻率以10ppb或更小的階躍幅度遞增/遞減
• 完全集成、可配置的環(huán)路帶寬：100kHz至1.6MHz
• 單電源或混合電源可進(jìn)行電平轉(zhuǎn)換：1.8V、2.5V、3.3V
• 可配置的GPIO和靈活的配置選項
  • 兼容I^2^C的接口，高達(dá)400kHz
  • 具有兩個頁面和外部選擇引腳的集成EEPROM，可現(xiàn)場編程。
• 支持100Ω系統(tǒng)
• 低電磁輻射
• 小尺寸：24引腳 VQFN (4mm × 4mm)

功能框圖

德州儀器CDCE6214Q1TM超低功耗時鐘發(fā)生器技術(shù)解析

一、產(chǎn)品核心特性

CDCE6214Q1TM是德州儀器推出的汽車級超低功耗時鐘發(fā)生器，具有以下突出特性：

?1. 高性能時鐘生成?

• 集成frac-N PLL，支持整數(shù)/分?jǐn)?shù)模式
• VCO頻率范圍：2.335GHz至2.625GHz
• 支持PCIe Gen1-5時鐘生成（帶/不帶SSC）

?2. 多模式輸出?

• 4個差分輸出通道（OUT1-OUT4）
• 1個LVCMOS輸出（OUT0）
• 支持LVDS、LP-HCSL和LVCMOS輸出格式

?3. 超低功耗設(shè)計?

• 4通道輸出典型功耗65mA
• 單通道輸出典型功耗23mA
• 0.6μA超低關(guān)斷電流

?4. 汽車級可靠性?

• AEC-Q100 Grade 2認(rèn)證（-40℃至+105℃）
• 24引腳VQFN封裝（4×4mm）

二、關(guān)鍵參數(shù)對比

三、典型應(yīng)用設(shè)計

1. PCIe時鐘生成方案

?配置要點(diǎn)?：

• 使用25MHz晶體輸入
• 配置為100MHz LP-HCSL輸出
• 啟用0.5%下行擴(kuò)頻(SSC)
• 寄存器配置：
  • PLL_NDIV = 96
  • PSA = 4, IOD = 6
  • SSC_SEL = 3h（25MHz PFD，-0.5%下行擴(kuò)頻）

?實測性能?：

• RMS相位抖動：475fs（12kHz-20MHz）
• 滿足PCIe Gen3規(guī)范要求

2. 汽車信息娛樂系統(tǒng)時鐘樹

?設(shè)計優(yōu)勢?：

• 單一器件生成多路時鐘：
  • 24.576MHz音頻時鐘（LVCMOS）
  • 100MHz處理器時鐘（LVDS）
  • 148.5MHz顯示時鐘（LP-HCSL）
• 支持頻率微調(diào)（DCO模式，步進(jìn)≤0.1ppm）

四、設(shè)計要點(diǎn)

1. 電源設(shè)計建議

• ?去耦方案?：
  • 每電源引腳配置：
    • 4.7μF陶瓷電容（X7R）
    • 470nF陶瓷電容
    • 100nF陶瓷電容
• ?布局要點(diǎn)?：
  • 電源走線寬度≥0.2mm
  • 使用多個過孔連接電源平面

2. 熱設(shè)計指南

• 熱阻參數(shù)：
  • θJA = 32.5°C/W
  • θJC = 12.2°C/W
• 推薦措施：
  • 使用2oz銅厚PCB
  • DAP焊盤配置12個φ0.3mm散熱過孔
  • 頂層銅箔面積≥15mm2