Texas Instruments DRA821x Jacinto? 64位處理器基于ARM?v8架構，并為帶有云連接性的網(wǎng)關系統(tǒng)進行了優(yōu)化。片上系統(tǒng) (SoC) 設計通過集成降低了系統(tǒng)級成本和復雜性—尤其是系統(tǒng)MCU、功能安全和安保功能以及用于高速通信的以太網(wǎng)交換機。集成的診斷和功能安全特性是針對ASIL-D和SIL 3認證要求而設計的。PCIe控制器和支持TSN的千兆位以太網(wǎng)交換機可實現(xiàn)實時控制和低延遲通信。

數(shù)據(jù)手冊：*附件：Texas Instruments DRA821x Jacinto? 64位處理器數(shù)據(jù)手冊.pdf

多達四個通用ARM^?^ Cortex?-R5F子系統(tǒng)，可以處理低級、時序關鍵型處理任務，從而使 ARM Cortex-A72內(nèi)核不受高級和基于云的應用程序的阻礙。Jacinto DRA821x 處理器包括擴展MCU (eMCU) 域概念。該域是主域上處理器和外設的子集，旨在實現(xiàn)更高的功能安全性，例如ASIL-D/SIL-3。功能框圖突出顯示了eMCU中包含哪些IP。

特性

• 處理器內(nèi)核：
  • 雙64 位ARM Cortex-A72微處理器子系統(tǒng)，最高可達2.0GHz、 24K DMIPS
    • 每個雙核Cortex-A72集群1MB L2共享緩存
    • 每個A72內(nèi)核具有32KB L1數(shù)據(jù)緩存和48KB L1指令緩存
  • 4個ARM Cortex-R5F MCU，運行頻率高達1.0GHz，可選擇鎖步操作，整數(shù)運算能力為8K DMIPS
    • 32K指令緩存、32K數(shù)據(jù)緩存、64K L2 TCM
    • 兩個Arm Cortex-R5F MCU，隔離式MCU子系統(tǒng)中
    • 通用計算分區(qū)中的2個ARM Cortex-R5F MCU
• 內(nèi)存子系統(tǒng)：
  • 具備ECC和一致性的1MB片上L3 RAM
    • ECC錯誤保護
    • 共享一致緩存
    • 支持內(nèi)部DMA引擎
  • 外部存儲器接口 (EMIF) 模塊帶ECC
    • 支持符合JESD209-4B規(guī)范的LPDDR4內(nèi)存類型。（不支持字節(jié)模式LPDDR4內(nèi)存或超過17排地址位的存儲器）
    • 支持數(shù)據(jù)速率高達3200MT/s
    • 32位和16位數(shù)據(jù)總線，內(nèi)嵌ECC總線高達12.8GB/s
  • 通用存儲器控制器 (GPMC)
  • 主域中的512KB片上SRAM，受ECC保護
• 虛擬化
  • ARM Cortex-A72中的Hypervisor支持
  • 采用Arm Cortex-A72、Arm Cortex-R5F（具有隔離式安全MCU島）的獨立處理子系統(tǒng)
  • IO虛擬化支持
    • 外設虛擬化單元 (PVU)，用于低延遲高帶寬外設流量
  • 支持多區(qū)域防火墻，用于內(nèi)存和外設隔離
  • 以太網(wǎng)、PCIe和DMA虛擬化支持
• 設備安全（在部分零件編號上）
• • 安全運行時間支持的安全啟動
  • 客戶可編程根密鑰，高達RSA-4K或ECC-512
  • 嵌入式硬件安全模塊
  • Crypto硬件加速器 – 帶ECC、AES、SHA、RNG、DES和3DES的PKA
• 功能安全：
  • 針對符合功能安全標準（針對部分零件編號）：
    • 開發(fā)用于功能安全應用
    • 可提供文檔，協(xié)助ISO 26262和IEC 61508功能安全系統(tǒng)設計（高達ASIL-D/SIL-3）
    • 針對系統(tǒng)能力高達ASIL-D/SIL-3
    • 為MCU域針對的硬件完整性高達ASIL-D/SIL-3
    • 硬件完整性高達ASIL-D/SIL-3，用于主域的擴展MCU (EMCU) 部分
    • 為主域的剩余部分針對的硬件完整性高達ASIL-B/SIL-2
    • EMCU和主域其余部分之間提供FFI隔離
    • 安全相關認證
      • 符合ISO 26262和IEC 61508標準（已計劃）
  • 以Q1結尾的零件系列已符合AEC-Q100認證
• 高速接口：
  • 集成以太網(wǎng)TSN/AVB交換機支持最多4個 (DRA821U4) 或2個 (DRA821U2) 外部端口：
    • 一個端口支持5Gb、10Gb USBGMII/XFI
    • 所有端口均支持2.5Gb SGMII
    • 所有端口均支持1Gb SGMII/RGMII
    • DRA821U4：任何單端口均可支持QSGMII（使用所有四個內(nèi)部端口）
    • 非阻塞線速存儲和轉(zhuǎn)發(fā)交換機
    • InterVLAN (Layer3) 路由支持
    • 支持與IEEE 1588時間同步（附件D、E、E、F）
    • TSN/AVB支持流量調(diào)度、整形
    • 端口鏡像功能，用于調(diào)試和診斷
    • 警務和費率限制支持
  • 安全MCU島中有一個RGMII/RMII端口
• 一個PCI-Express Gen3控制器：
  • 支持Gen1、 Gen2和 Gen3的操作，并具有自動協(xié)商功能
  • 4個通道
• 一個USB 3.1 Gen1雙重角色設備子系統(tǒng)：
  • 支持Type-C切換
  • 可獨立配置為USB主機、USB外設或USB雙角色器件
• 汽車接口
  • 20個CAN-FD端口
  • 12個通用異步接收器/發(fā)射器 (UART)
  • 11個串行外設接口 (SPI)
  • 1個8通道ADC
  • 10個內(nèi)部集成電路 (I2C?)
  • 2個改進的內(nèi)部集成電路 (I3C)
• 音頻接口：
  • 3個多通道音頻串行端口 (MCASP) 模塊
• 閃存接口：
  • 嵌入式多媒體卡 (eMMC? 5.1) 接口
    • 支持高達HS400速度
• 一個安全數(shù)字3.0/安全數(shù)字輸入輸出3.0 (SD3.0/SDIO3.0) 接口
• 1個八通道SPI/Xccela?/HyperBus 內(nèi)存控制器 (HBMC) 接口
• 16nm FinFET技術
• 17.2mm x 17.2mm、0.8mm腳距、IPC 3類PCB

功能框圖

Texas Instruments DRA821x Jacinto? 64位處理器技術解析

一、處理器概述

Texas Instruments的DRA821x Jacinto?處理器是基于Armv8 64位架構的汽車級處理器，專為需要云連接的網(wǎng)關系統(tǒng)優(yōu)化設計。該SoC通過高度集成降低了系統(tǒng)級成本和復雜度，特別適合汽車網(wǎng)關、車身控制模塊、V2X/V2V等應用場景。

二、關鍵特性

1. 處理器核心配置

• ?雙核Cortex-A72?：主頻最高2.0GHz，提供24K DMIPS性能
• ?四核Cortex-R5F?：主頻最高1.0GHz，支持鎖步模式
• ?內(nèi)存子系統(tǒng)?：
  • 1MB L3 RAM帶ECC和一致性支持
  • LPDDR4內(nèi)存接口，支持3200 MT/s速率
  • 512KB片上SRAM（MAIN域）

2. 安全與功能安全

• 支持硬件虛擬化（Hypervisor）
• 獨立安全MCU島設計
• 功能安全目標達ASIL-D/SIL-3認證要求
• 安全啟動與運行時支持，支持客戶可編程根密鑰

3. 高速接口

• 集成以太網(wǎng)TSN/AVB交換機（支持4/2個外部端口）
• PCIe Gen3控制器（4通道）
• USB 3.1 Gen1雙角色設備子系統(tǒng)
• 20個CAN-FD接口

三、應用領域

DRA821x系列處理器特別適合以下應用場景：

1. ?汽車電子?：網(wǎng)關系統(tǒng)、車身控制模塊、遠程信息處理控制單元
2. ?工業(yè)自動化?：工廠自動化網(wǎng)關、工業(yè)運輸設備
3. ?通信設備?：建筑自動化網(wǎng)關、V2X/V2V通信系統(tǒng)

四、封裝與功耗

• 采用16nm FinFET工藝
• 17.2mm x 17.2mm FCBGA封裝，0.8mm間距
• 支持多級電壓域管理，包括：
  • 核心電壓：0.76-0.84V
  • DDR接口電壓：1.05-1.15V
  • I/O電壓：1.71-3.46V（根據(jù)接口類型）