一前言

隨著電子設(shè)備向高集成度、高速率方向發(fā)展，電磁兼容性（EMC）問題日益突出。其中，時(shí)鐘信號(hào)作為數(shù)字系統(tǒng)的核心，其高頻特性極易引發(fā)電磁干擾（EMI）。

晶振作為關(guān)鍵時(shí)鐘源，其設(shè)計(jì)不當(dāng)往往導(dǎo)致輻射超標(biāo)，成為EMC測(cè)試中的常見問題。本文將結(jié)合實(shí)際案例，探討晶振時(shí)鐘的EMI抑制方法。

二晶振時(shí)鐘的EMI問題分析

時(shí)鐘信號(hào)因其周期性特點(diǎn)，在頻域表現(xiàn)為離散的窄帶噪聲，能量集中，易導(dǎo)致輻射（RE）測(cè)試超標(biāo)。晶振布局不良時(shí)，高頻諧波會(huì)通過PCB走線或引腳輻射，成為主要干擾源。

圖1 機(jī)器時(shí)鐘超標(biāo)數(shù)據(jù)

【晶振引發(fā)EMI的兩大主因】：

1.高頻諧波輻射

晶振輸出的方波信號(hào)含豐富奇次諧波（如8MHz晶振的3次諧波24MHz、5次諧波40MHz等），這些高頻成分通過走線或寄生參數(shù)形成輻射。

2.PCB布局缺陷

晶振引腳走線過長(zhǎng)、阻抗失配、懸空引腳未接地，或靠近敏感信號(hào)線，均會(huì)加劇串?dāng)_和輻射。

三晶振引腳接地的EMI抑制機(jī)制

圖2 無源晶振

對(duì)于無源晶振（圖2），將晶振的空置引腳接地可顯著改善EMI性能，這一措施通過優(yōu)化電路的高頻特性，從多個(gè)維度抑制電磁干擾，具體作用如下：

1.屏蔽效應(yīng)

接地引腳為晶振金屬殼體提供低阻抗路徑，減少高頻噪聲通過寄生電容耦合至周邊電路。

2.優(yōu)化回流路徑

縮短高頻噪聲的返回路徑，降低環(huán)路面積，抑制共模輻射。

3.穩(wěn)定參考電位

避免浮空引腳因電磁場(chǎng)耦合引入外部噪聲或成為輻射天線，接地后不僅能消除電場(chǎng)干擾，還能減少潛在的磁場(chǎng)耦合路徑。

四案例分析：8MHz晶振輻射整改

1.問題現(xiàn)象

在機(jī)器設(shè)備RE測(cè)試中，8MHz晶振的高次諧波（1160MHz、1168MHz等），可從下面測(cè)試數(shù)據(jù)得知，在喇叭天線測(cè)試頻段出現(xiàn)時(shí)鐘倍頻輻射超標(biāo)（見圖3）。

圖3 整改前的RE測(cè)試數(shù)據(jù)

2.整改措施

【問題定位】：

頻譜分析確認(rèn)超標(biāo)頻點(diǎn)為8MHz倍頻，排查發(fā)現(xiàn)無源4腳貼片晶振兩接地引腳處于懸空狀態(tài)。如下圖4所見。

圖4 PCB Layout圖

【優(yōu)化方案】：

將懸空引腳進(jìn)行接地處理（見圖5），確保低阻抗回流路徑。

圖5 整改措施圖片

3.整改效果

接地后，輻射噪聲降低10dB以上，測(cè)試數(shù)據(jù)顯著改善（見圖6）。

圖6 整改后的RE測(cè)試數(shù)據(jù)

五總結(jié)與建議

1.關(guān)鍵設(shè)計(jì)原則

晶振布局優(yōu)先：縮短走線、匹配阻抗、遠(yuǎn)離敏感電路。

懸空引腳接地：避免浮空引腳因電磁場(chǎng)耦合引入外部噪聲或成為輻射天線。

2.EMC優(yōu)化方向

源頭抑制：選擇展頻IC或展頻晶振，優(yōu)化時(shí)鐘驅(qū)動(dòng)電路。

路徑阻斷：完善屏蔽設(shè)計(jì)，確保低阻抗接地。

注：本文基于工程實(shí)踐經(jīng)驗(yàn)，具體設(shè)計(jì)需結(jié)合實(shí)際測(cè)試驗(yàn)證。