PCIe總線的高吞吐量和低延遲，使得處理器與處理器之間、處理器與外圍芯片之間能更高效地協(xié)同工作，這對于處理大規(guī)模的神經(jīng)網(wǎng)絡和復雜的AI模型至關(guān)重要， 是AI蓬勃發(fā)展的關(guān)鍵技術(shù)底座之一。

根據(jù)行業(yè)動態(tài)推測，新一代PCIe規(guī)范 - PCIe Gen6將在2025年下半年開始加速落地。值此技術(shù)迭代的關(guān)鍵時期，泰克(Tektronix)和安立(Anritsu)在2025年8月26日于蘇州舉辦的PCIe技術(shù)發(fā)展大會上，展出了物理層發(fā)送端&接收端一致性測試的完整解決方案，并對瀾起科技的PCIe6 Retimer產(chǎn)品在現(xiàn)場進行了實測演示。優(yōu)異的實測結(jié)果展示了泰克、安立和瀾起科技領(lǐng)先的產(chǎn)品力。

PCIe：AI算力的關(guān)鍵底座

隨著人工智能與大模型的爆發(fā)式增長，數(shù)據(jù)中心與高性能計算系統(tǒng)對高速互連的依賴日益增強。PCIe總線憑借高吞吐量、低延遲、良好的兼容性，成為處理器與處理器、處理器與加速器、處理器與存儲/網(wǎng)絡之間協(xié)同的核心通道。

■在AI訓練場景中，PCIe 提供海量數(shù)據(jù)搬運能力，確保 GPU/AI 加速器高效并行。

■在數(shù)據(jù)中心與云計算中，PCIe 保證高速網(wǎng)絡卡、存儲設備與 CPU 的高效交互。

■在車規(guī)與邊緣計算領(lǐng)域，PCIe 則是實時處理與低功耗優(yōu)化的基礎設施。

隨著速率跨越式提升至64GT/s (Gen6)，鏈路中的損耗、抖動、誤碼等問題更加突出，一致性驗證和信號完整性保障成為產(chǎn)業(yè)升級的關(guān)鍵。

根據(jù)行業(yè)預測，PCIe Gen6將在2025年下半年開始加速落地，這也意味著整個生態(tài)對測試與驗證工具提出了前所未有的要求。

技術(shù)迭代下的合作展示

在這一關(guān)鍵時期，泰克(Tektronix)與安立(Anritsu)在PCIe技術(shù)發(fā)展大會上，聯(lián)合展出了物理層發(fā)送端與接收端一致性測試的完整解決方案，并攜手瀾起科技科技 (Montage technology)現(xiàn)場實測了其PCIe Gen6 Retimer產(chǎn)品。

本次演示不僅覆蓋了CEM一致性測試的完整流程，還通過真實DUT的接入，向業(yè)界展示了可落地、可追溯的測試能力。

發(fā)送端一致性測試：

精細化控制與自動化分析

在發(fā)送端CEM測試環(huán)節(jié)，泰克59GHz示波器作為核心儀器，承擔了高精度波形采集與自動化分析任務。

泰克DPO70000SX ATI 高性能示波器

■碼型切換與損耗仿真：示波器聯(lián)動AFG自動切換測試碼型，并在Gen6測試模式下注入18.2 dB鏈路損耗，真實還原高速互連環(huán)境。

■參數(shù)測量覆蓋全面：包括眼圖（眼高/眼寬）、抖動（Jitter）、SNDR（信噪失真比）、Preset測試等，全面對標PCI-SIG協(xié)會規(guī)范。

■噪聲修正：通過內(nèi)置工具建立Scope Noise數(shù)據(jù)庫，消除示波器底噪影響，確保結(jié)果的準確性。

■自動化分析：結(jié)合PAMJET軟件，完成長時間波形的自動采集與結(jié)果判定，生成Pass/Fail報告。

現(xiàn)場結(jié)果表明：

眼高、眼寬裕量充足，遠高于協(xié)會最低要求；

眼圖對稱性良好，信號完整性表現(xiàn)穩(wěn)定；

測試流程全自動化，工程師無需手動反復調(diào)試，大幅提升效率。

接收端一致性測試：

鏈路訓練與誤碼驗證

在接收端測試環(huán)節(jié)，安立MP1900A BERT配合瀾起科技DUT，完成了基于PCIe Gen6最新規(guī)范的Link Training與誤碼率驗證。

安立MP1900A誤碼率測試儀

? 測試拓撲：PG輸出 → ISI通道 → CBB → DUT接收端 → DUT發(fā)射端環(huán)回輸出 → BERT內(nèi)置Redriver & Equalizer → 誤碼檢測。

? 校準過程：首先完成接收端校準，選擇合適的ISI Pair，確保鏈路處于標準損耗環(huán)境下。

? BER測試：在完整訓練至64GT/s鏈路下，DUT的First BER達到1E-10，完全滿足CEM規(guī)范。

? 調(diào)試功能：系統(tǒng)可追蹤從Gen1 (2.5 GT/s)到Gen6 (64 GT/s)的完整訓練過程，便于工程師快速定位鏈路問題。

應用價值：PCIe Gen6落地意義

通過本次聯(lián)合演示，業(yè)界可以看到PCIe Gen6從規(guī)范到實測落地的可行性：

? 加速AI算力規(guī)?；簽榇竽Ｐ陀柧毰c推理提供穩(wěn)定的高速互連。

? 支撐新一代數(shù)據(jù)中心：幫助服務器、網(wǎng)絡與存儲系統(tǒng)實現(xiàn)更高能效比。

? 推動本土創(chuàng)新：瀾起科技Retimer的成功驗證，標志著本土芯片企業(yè)在PCIe Gen6生態(tài)中的重要地位。

｜共贏未來：測試為創(chuàng)新護航｜

此次泰克與安立的合作展示，不僅展現(xiàn)了全流程一致性驗證能力，也通過與瀾起科技的協(xié)作，體現(xiàn)了測試廠商與本土企業(yè)共建生態(tài)的決心。

未來，泰克將繼續(xù)秉持“測試為先”的理念，攜手更多合作伙伴推動PCIe Gen6的產(chǎn)業(yè)化落地，為AI、數(shù)據(jù)中心、新能源與高性能計算等前沿應用提供堅實的互連基礎。