電子發(fā)燒友網(wǎng)報(bào)道（文 / 吳子鵬）在半導(dǎo)體產(chǎn)業(yè)向 “超越摩爾定律” 邁進(jìn)的關(guān)鍵階段，鍵合技術(shù)作為實(shí)現(xiàn)芯片多維集成的核心支撐，正從后端封裝環(huán)節(jié)走向產(chǎn)業(yè)創(chuàng)新前沿。在第十三屆半導(dǎo)體設(shè)備與核心部件及材料展（CSEAC 2025）主論壇暨第十三屆中國電子專用設(shè)備工業(yè)協(xié)會半導(dǎo)體設(shè)備年會上，拓荊科技股份有限公司董事長呂光泉與青禾晶元半導(dǎo)體科技（集團(tuán)）有限責(zé)任公司創(chuàng)始人兼董事長母鳳文，分別從原子級制造與鍵合集成兩大核心維度，分享了半導(dǎo)體技術(shù)突破路徑與產(chǎn)業(yè)應(yīng)用實(shí)踐，為中國半導(dǎo)體設(shè)備產(chǎn)業(yè)向多維創(chuàng)新發(fā)展提供了關(guān)鍵思路。

破解集成電路 “密度與帶寬” 雙重瓶頸的核心路徑

在集成電路產(chǎn)業(yè)發(fā)展歷程中，“摩爾定律” 驅(qū)動的制程微縮已逐步接近物理極限，而芯片性能提升與應(yīng)用需求之間的差距卻在持續(xù)擴(kuò)大。呂光泉董事長指出，當(dāng)前半導(dǎo)體產(chǎn)業(yè)面臨的核心矛盾，在于器件密度提升與 I/O 帶寬不足的錯(cuò)配：邏輯芯片算力 20 年增長 9 萬倍，存儲密度同步提升，但芯片間通訊帶寬僅增長 30 倍，“存儲墻” 已成為制約人工智能（AI）、高性能計(jì)算等場景的關(guān)鍵瓶頸。

要突破這一困境，需從 “平面集成” 轉(zhuǎn)向 “多維集成”—— 前道制造通過原子級精度工藝提升器件密度，后道封裝通過鍵合技術(shù)突破互聯(lián)帶寬限制，二者共同構(gòu)成集成電路多維創(chuàng)新的核心框架。原子層沉積（ALD）技術(shù)憑借其精準(zhǔn)的薄膜控制能力，成為前道工藝中實(shí)現(xiàn)復(fù)雜三維結(jié)構(gòu)的核心支撐。呂光泉介紹，ALD 具有三大關(guān)鍵優(yōu)勢：一是沉積速率可控性極強(qiáng)，可實(shí)現(xiàn)原子級精度的薄膜生長；二是均勻性與保形性優(yōu)異，對高深寬比結(jié)構(gòu)（如 3D NAND 的存儲孔洞）的覆蓋能力遠(yuǎn)超傳統(tǒng)工藝；三是材料兼容性廣，可適配高介電常數(shù)（High-K）材料、金屬柵極等新型材料體系。

在具體應(yīng)用中，ALD 已成為先進(jìn)器件結(jié)構(gòu)的 “剛需技術(shù)”。以全環(huán)繞柵極（GAA）與互補(bǔ)場效應(yīng)晶體管（CFET）為例，其立體柵極結(jié)構(gòu)需通過 ALD 依次沉積 High-K 層、金屬功函數(shù)層、鎢層等關(guān)鍵薄膜，每層厚度控制需精準(zhǔn)到納米級，且需保證不同區(qū)域的一致性，若缺少 ALD 技術(shù)，此類復(fù)雜結(jié)構(gòu)的量產(chǎn)將無從談起。而在動態(tài)隨機(jī)存取存儲器（DRAM）領(lǐng)域，垂直結(jié)構(gòu)（V-DRAM）的制備更是依賴 ALD 與原子層刻蝕（ALE）的協(xié)同 —— 通過 ALD 實(shí)現(xiàn)各向同性薄膜沉積，再借助 ALE 的自控性刻蝕能力，解決高深寬比結(jié)構(gòu)的刻蝕難題，同時(shí)避免表面損傷，最終形成高密度存儲單元。

與 ALD 相輔相成的 ALE 技術(shù)，是原子級制造的另一核心支柱。呂光泉強(qiáng)調(diào)，ALE 的 “自控性” 特性顛覆了傳統(tǒng)刻蝕邏輯：其通過 “沉積 - 刻蝕” 的循環(huán)過程，可實(shí)現(xiàn)原子級別的刻蝕深度控制，尤其適用于 3D NAND、高帶寬存儲器（HBM）等需要超高精度的場景。例如，在 3D NAND 的通道孔刻蝕中，ALE 能有效解決傳統(tǒng)干法刻蝕易導(dǎo)致的孔壁粗糙、尺寸不均問題，將刻蝕均勻性控制在納米級，直接提升存儲芯片的良率與可靠性。

鍵合集成：打通集成電路后道工藝的帶寬瓶頸

青禾晶元母鳳文董事長則聚焦后道工藝，提出鍵合技術(shù)是解決芯片互聯(lián)帶寬、突破平面集成限制的關(guān)鍵平臺性技術(shù)。當(dāng)前半導(dǎo)體產(chǎn)業(yè)正從 “平面集成” 向 “三維異構(gòu)集成” 轉(zhuǎn)型，鍵合技術(shù)不僅能實(shí)現(xiàn)不同芯片、不同材料的融合，更能將芯片間互聯(lián)密度從傳統(tǒng)封裝的數(shù)百個(gè)節(jié)點(diǎn)提升至百萬級，為 AI、高性能計(jì)算等場景提供核心支撐。

永久性鍵合：從材料融合到系統(tǒng)性能躍升
永久性鍵合技術(shù)主要包括超高真空室溫鍵合、親水性鍵合與混合鍵合，分別適用于不同應(yīng)用場景：
·超高真空室溫鍵合：作為青禾晶元的特色技術(shù)，其核心優(yōu)勢在于 “無熱應(yīng)力” 與 “原子級界面”。該技術(shù)在超高真空環(huán)境下，通過離子束轟擊去除材料表面氧化層與污染物，獲得高活性表面，隨后在室溫下實(shí)現(xiàn)原子間直接鍵合。在碳化硅（SiC）復(fù)合襯底制造中，通過該技術(shù)可將高質(zhì)量 SiC 薄膜轉(zhuǎn)移至低質(zhì)量 SiC 襯底上，使高質(zhì)量襯底重復(fù)利用，大幅降低 SiC 器件成本；在高端聲表面波（SAW）器件的壓電 - on - 絕緣體（POI）襯底制造中，可實(shí)現(xiàn)鈮酸鋰（LT）與硅、藍(lán)寶石等材料的無應(yīng)力鍵合，避免傳統(tǒng)高溫鍵合導(dǎo)致的材料翹曲、性能衰減問題。

·親水性鍵合：通過等離子體處理使材料表面形成羥基，借助羥基間的范德華力實(shí)現(xiàn)預(yù)鍵合，再經(jīng)熱處理形成共價(jià)鍵。該技術(shù)是絕緣體上硅（SOI）襯底制造的核心工藝，廣泛應(yīng)用于國防、航空、汽車電子等對器件穩(wěn)定性要求極高的領(lǐng)域，可有效提升芯片的抗輻射、耐高溫性能。

·混合鍵合：融合介質(zhì)層親水性鍵合與金屬熱擴(kuò)散鍵合，是先進(jìn)封裝的 “核心引擎”。母鳳文指出，混合鍵合主要分為晶圓到晶圓（W2W）與芯片到晶圓（C2W）兩種模式：W2W 適合小芯片批量鍵合，顆?？刂齐y度低；C2W 支持已知良好芯片（KGD）篩選，可實(shí)現(xiàn)不同工藝節(jié)點(diǎn)、不同材料芯片的異構(gòu)集成，是 HBM、芯粒（Chiplet）技術(shù)的關(guān)鍵支撐。例如，在 HBM 封裝中，混合鍵合無需凸點(diǎn)（Bump），可將 DRAM 堆疊高度降低 30% 以上，同時(shí)提升熱排放效率；在 Chiplet 架構(gòu)中，通過 C2W 混合鍵合可將 3nm 邏輯芯片與 28nm I/O 芯片、射頻芯片等異構(gòu)集成，兼顧性能與成本。

臨時(shí)鍵合：支撐先進(jìn)制程的 “過渡性核心技術(shù)”
臨時(shí)鍵合技術(shù)主要用于晶圓減薄、背面處理等工藝，分為有機(jī)物與無機(jī)物兩類。其中，無機(jī)物臨時(shí)鍵合是新興技術(shù)方向，相較于傳統(tǒng)有機(jī)物臨時(shí)鍵合，其優(yōu)勢顯著：無需有機(jī)物涂層，材料成本降低 50% 以上；無機(jī)物層厚度僅數(shù)十納米，可實(shí)現(xiàn)低應(yīng)力；兼容高溫制程（部分技術(shù)可耐受 1000℃），與先進(jìn)晶圓廠（Fab）工藝適配性更高。目前，該技術(shù)已應(yīng)用于存儲器、圖像傳感器（CIS）、功率器件等領(lǐng)域，為晶圓背面電路制備、超薄晶圓加工提供關(guān)鍵支撐。

國產(chǎn)設(shè)備邁向 “全球競爭” 新征程

從先進(jìn)制程的刻蝕、薄膜沉積設(shè)備突破，到先進(jìn)封裝的鍵合、量測設(shè)備領(lǐng)跑，國產(chǎn)設(shè)備已不再是 “低端替代” 的代名詞，而是在 “高端局” 中逐步掌握話語權(quán)。當(dāng)前，全球半導(dǎo)體產(chǎn)業(yè)正經(jīng)歷 “技術(shù)重構(gòu)、生態(tài)重塑” 的關(guān)鍵階段，國產(chǎn)設(shè)備企業(yè)需持續(xù)深化技術(shù)創(chuàng)新，強(qiáng)化產(chǎn)業(yè)鏈協(xié)同，抓住 AI、汽車電子、高性能計(jì)算等新興需求機(jī)遇，從 “突破高端” 向 “引領(lǐng)標(biāo)準(zhǔn)” 邁進(jìn)，為中國半導(dǎo)體產(chǎn)業(yè)實(shí)現(xiàn)高水平科技自立自強(qiáng)提供核心支撐。正如無錫市人民政府副市長孫瑋所言：“半導(dǎo)體裝備是集成電路產(chǎn)業(yè)的‘基石’，國產(chǎn)設(shè)備的高端突破，將為我國構(gòu)建開放協(xié)同的產(chǎn)業(yè)生態(tài)、實(shí)現(xiàn)自主可控作出更大貢獻(xiàn)。”