該LMK05318是一款高性能網(wǎng)絡同步器時鐘器件，可提供抖動清除、時鐘生成、高級時鐘監(jiān)控和卓越的無中斷開關性能，以滿足通信基礎設施和工業(yè)應用的嚴格時序要求。該器件的超低抖動和高電源噪聲抑制 （PSNR） 可降低高速串行鏈路中的誤碼率 （BER）。

該器件可以使用 TI 專有的體聲波 （BAW） VCO 技術生成具有 50 fs RMS 抖動的輸出時鐘，與 XO 和基準輸入的抖動和頻率無關。
*附件：lmk05318.pdf

DPLL支持用于抖動和漂移衰減的可編程環(huán)路帶寬，而兩個APLL支持小數(shù)頻率轉換，以實現(xiàn)靈活的時鐘生成。DPLL支持的同步選項包括帶相位消除的無中斷開關、數(shù)字保持和頻率步長小于0.001 ppb（十億分之一）的DCO模式，用于精確時鐘控制（IEEE 1588 PTP從機）。DPLL可以鎖相到1-PPS（每秒脈沖）基準輸入，并在一個輸出上支持可選的零延遲模式，以實現(xiàn)具有可編程失調的確定性輸入到輸出相位對齊。先進的基準輸入監(jiān)控模塊可確保穩(wěn)健的時鐘故障檢測，并有助于在發(fā)生基準電壓源丟失 （LOR） 時最大限度地減少輸出時鐘干擾。

該器件可以使用常用的低頻 TCXO 或 OCXO 來設置符合同步標準的自由運行或保持輸出頻率穩(wěn)定性。否則，當自由運行或保持頻率穩(wěn)定性和漂移不重要時，器件可以使用標準 XO。該器件可通過 I 進行完全編程^2^C 或 SPI 接口，并支持通過內部 EEPROM 或 ROM 上電時自定義頻率配置。EEPROM 在工廠預編程，如果需要，可以在系統(tǒng)內編程。

特性

• 一個數(shù)字鎖相環(huán) （DPLL），具有：
  • 無中斷開關：±50ps 相位瞬變
  • 帶 Fastlock 的可編程環(huán)路帶寬
  • 使用低成本 TCXO/OCXO 實現(xiàn)符合標準的同步和保持
• 兩個模擬鎖相環(huán) （APLL），具有行業(yè)領先的抖動性能：
  • 312.5 MHz時的50 fs RMS抖動（APLL1）
  • 155.52 MHz時的125fs RMS抖動（APLL2）
• 兩個參考時鐘輸入
  • 基于優(yōu)先級的輸入選擇
  • 失去參考的數(shù)字滯留
• 8個時鐘輸出，帶可編程驅動器
  • 多達六種不同的輸出頻率
  • AC-LVDS、AC-CML、AC-LVPECL、HCSL和1.8V LVCMOS輸出格式
• EEPROM / ROM，用于上電時自定義時鐘
• 靈活的配置選項
  • 輸入和輸出 1 Hz （1 PPS） 至 800 MHz
  • XO/TCXO/OCXO 輸入：10 至 100 MHz
  • DCO 模式：< 0.001 ppb/步，用于精確時鐘控制（IEEE 1588 PTP 從機）
  • 高級時鐘監(jiān)控和狀態(tài)
  • 我^2^C 或 SPI 接口
• PSNR：–83 dBc（3.3V電源時噪聲為50 mVpp）
• 3.3V電源，1.8V、2.5V或3.3V輸出
• 工業(yè)溫度范圍：–40°C 至 +85°C

參數(shù)

方框圖

?1. 概述?
LMK05318是德州儀器（TI）推出的高性能網(wǎng)絡同步時鐘器件，專為通信基礎設施和工業(yè)應用設計，提供超低抖動時鐘生成、高級時鐘監(jiān)控和無縫切換性能。其核心特性包括：

• ?雙域頻率架構?：支持兩個獨立的頻率域（APLL1和APLL2），分別基于BAW VCO和LC VCO技術。
• ?超低抖動?：APLL1典型抖動為50 fs RMS（312.5 MHz），APLL2為125 fs RMS（155.52 MHz）。
• ?多參考輸入?：支持兩個優(yōu)先級可編程的參考時鐘輸入（PRIREF/SECREF），具備數(shù)字保持（holdover）和DCO模式（IEEE 1588 PTP從時鐘支持）。

?2. 關鍵特性?

• ? 數(shù)字鎖相環(huán)（DPLL） ?：支持±50 ps相位瞬態(tài)的無縫切換、可編程環(huán)路帶寬和快速鎖定。
• ? 模擬鎖相環(huán)（APLL） ?：
  • APLL1：基于BAW VCO，獨立于外部XO抖動的50 fs RMS性能。
  • APLL2：支持級聯(lián)或獨立模式，生成無關時鐘頻率。
• ?輸出靈活性?：8個可編程時鐘輸出，支持AC-LVDS/CML/LVPECL、HCSL和1.8V LVCMOS格式，最高800 MHz頻率。
• ?監(jiān)控與診斷?：集成輸入時鐘監(jiān)控（幅度、頻率、丟失脈沖等）、PLL鎖定檢測和狀態(tài)中斷功能。

?3. 應用場景?

• ?通信設備?：SyncE（G.8262）、SONET/SDH（Stratum 3/3E）、IEEE 1588 PTP從時鐘、光傳輸網(wǎng)絡（G.709）。
• ?高速數(shù)據(jù)鏈路?：56G/112G PAM-4 PHY、ASIC/FPGA/SoC參考時鐘。
• ?無線基礎設施?：基站（BTS）、無線回傳。

?4. 技術細節(jié)?

• ?電源管理?：3.3V核心供電，1.8V/2.5V/3.3V輸出供電選項，集成LDO提升PSNR（-83 dBc）。
• ?接口與控制?：支持I2C/SPI編程，內置EEPROM/ROM存儲配置，支持自定義啟動頻率。
• ?熱性能?：工業(yè)溫度范圍（-40°C至+85°C），10層PCB設計下θJA為9.1°C/W。

?5. 設計支持?

• ?配置工具?：TICS Pro軟件生成寄存器設置和頻率規(guī)劃。
• ?參考設計?：提供布局指南、電源去耦建議和熱優(yōu)化方案。

?6. 文檔結構?
數(shù)據(jù)手冊包含以下章節(jié)：

• 特性與規(guī)格（電氣參數(shù)、絕對最大額定值）
• 功能框圖與引腳定義
• 詳細描述（PLL架構、輸入/輸出配置）
• 應用指南（典型電路、電源推薦）
• 機械封裝信息（48引腳VQFN封裝尺寸）。

?總結?：LMK05318通過集成DPLL和雙APLL架構，為高速網(wǎng)絡和時序關鍵應用提供高精度、低抖動的時鐘解決方案，同時支持靈活的配置和監(jiān)控功能。