LMK04000系列精密時(shí)鐘調(diào)理器提供低噪聲抖動(dòng)清除、時(shí)鐘倍增和分配，無(wú)需高性能壓控晶體振蕩器 （VCXO） 模塊。LMK04000 系列采用級(jí)聯(lián) PLLatinum 架構(gòu)，結(jié)合外部晶體和變?nèi)?a target="_blank">二極管，提供低于 200 飛秒 （fs） 的均方根 （RMS） 抖動(dòng)性能。
*附件：lmk04000.pdf

級(jí)聯(lián)架構(gòu)由兩個(gè)高性能鎖相環(huán) （PLL）、一個(gè)低噪聲晶體振蕩器電路和一個(gè)高性能壓控振蕩器 （VCO） 組成。第一個(gè) PLL （PLL1） 提供低噪聲抖動(dòng)清除器功能，而第二個(gè) PLL （PLL2） 執(zhí)行時(shí)鐘生成。PLL1 可以配置為與外部 VCXO 模塊配合使用，或使用帶有外部晶體和變?nèi)荻O管的集成晶體振蕩器。當(dāng)與非常窄的環(huán)路帶寬一起使用時(shí)，PLL1 使用 VCXO 模塊或晶體的卓越近相位噪聲（偏移低于 50 kHz）來(lái)清潔輸入時(shí)鐘。PLL1 的輸出用作 PLL2 的清潔輸入基準(zhǔn)，在那里它鎖定集成 VCO。PLL2的環(huán)路帶寬可以優(yōu)化，以清除遠(yuǎn)相位噪聲（偏移量高于50 kHz），其中集成VCO的性能優(yōu)于PLL1中使用的VCXO模塊或晶體。

LMK04000系列具有雙冗余輸入、五個(gè)差分輸出和可選的上電默認(rèn)時(shí)鐘。輸入模塊配備了信號(hào)丟失檢測(cè)和自動(dòng)或手動(dòng)選擇參考時(shí)鐘。每個(gè)時(shí)鐘輸出由一個(gè)可編程分頻器、一個(gè)相位同步電路、一個(gè)可編程延遲和一個(gè)LVDS、LVPECL或LVCMOS輸出緩沖器組成。CLKout2上提供了默認(rèn)啟動(dòng)時(shí)鐘，可用于為現(xiàn)場(chǎng)可編程門陣列（FPGA）或微控制器提供初始時(shí)鐘，在系統(tǒng)上電過程中對(duì)抖動(dòng)清除器進(jìn)行編程。

特性

• 級(jí)聯(lián) PLLatinum PLL 架構(gòu)
• PLL1
• 相位檢測(cè)器速率高達(dá) 40 MHz
• 集成低噪聲晶體振蕩器電路
• 帶LOS的雙冗余輸入?yún)⒖紩r(shí)鐘
• PLL2
• 歸一化 [1 Hz] PLL 本底噪聲為 -224 dBc/Hz
• 鑒相器速率高達(dá) 100 MHz
• 輸入倍頻器
• 集成低噪聲VCO
• 超低RMS抖動(dòng)性能
• 150 fs RMS 抖動(dòng) （12 kHz – 20 MHz）
• 200 fs RMS 抖動(dòng) （100 Hz – 20 MHz）
• LVPECL/2VPECL、LVDS和LVCMOS輸出
• 支持高達(dá) 1080 MHz 的時(shí)鐘速率
• 上電時(shí)默認(rèn)時(shí)鐘輸出 （CLKout2）
• 五個(gè)專用通道分頻器和延遲模塊
• 引腳兼容系列時(shí)鐘設(shè)備
• 工業(yè)溫度范圍：-40 至 85 °C
• 3.15 V 至 3.45 V 工作電壓
• 封裝：48 引腳 LLP （7.0 x 7.0 x 0.8 mm）

參數(shù)

方框圖

?1. 產(chǎn)品概述?
LMK04000系列是德州儀器（TI）推出的精密時(shí)鐘調(diào)節(jié)器家族，包含LMK04000/01/02/10/11/31/33等型號(hào)，專為低噪聲時(shí)鐘生成與分配設(shè)計(jì)。核心特性包括：

• ?雙級(jí)聯(lián)PLL架構(gòu)?：PLL1（最大40MHz相位檢測(cè)率）用于參考時(shí)鐘清潔，PLL2（最大100MHz相位檢測(cè)率）實(shí)現(xiàn)時(shí)鐘生成，支持超低RMS抖動(dòng)（150fs@12kHz-20MHz）。
• ?多格式輸出?：支持LVPECL/2VPECL、LVDS、LVCMOS，頻率最高達(dá)1080MHz。
• ?集成功能?：晶體振蕩器電路、冗余輸入?yún)⒖紩r(shí)鐘（帶LOS檢測(cè)）、可編程分頻/延遲模塊。

?2. 關(guān)鍵特性?

• ?性能指標(biāo)?：
  • 電源范圍：3.15V–3.45V，工業(yè)溫度范圍（-40°C至85°C）。
  • 默認(rèn)上電時(shí)鐘輸出（CLKout2），支持FPGA/微控制器初始化。
• ?應(yīng)用領(lǐng)域?：數(shù)據(jù)轉(zhuǎn)換器時(shí)鐘、無(wú)線基礎(chǔ)設(shè)施、網(wǎng)絡(luò)設(shè)備（SONET/SDH）、醫(yī)療/軍事設(shè)備等。

?3. 架構(gòu)與功能模塊?

• ?PLL1?：清潔輸入時(shí)鐘噪聲，支持外部VCXO或集成晶體振蕩器，窄帶寬優(yōu)化近端相位噪聲。
• ?PLL2?：集成低噪聲VCO，寬帶寬優(yōu)化遠(yuǎn)端相位噪聲，支持頻率倍增模式（EN_PLL2_REF2X）。
• ?時(shí)鐘分配?：5個(gè)獨(dú)立通道，每通道含分頻器（2-510）、同步電路、可調(diào)延遲（0-2250ps）及輸出緩沖器。

?4. 接口與控制?

• ?輸入選項(xiàng)?：雙冗余參考時(shí)鐘（CLKin0/1），支持LVDS/LVPECL/LVCMOS，可配置自動(dòng)切換模式。
• ?編程接口?：通過Microwire（CLKuWire/DATAuWire/LEuWire）配置32位寄存器，需按特定序列初始化（如R15觸發(fā)VCO校準(zhǔn)）。

?5. 設(shè)計(jì)支持?

• ?熱管理?：48引腳WQFN封裝（7x7mm），θJA=27.4°C/W，需焊接裸露焊盤至PCB散熱。
• ?典型電路?：包含環(huán)路濾波器設(shè)計(jì)、晶體振蕩器參考電路（如12.288MHz晶體+SMV1249變?nèi)荻O管）。

?6. 性能優(yōu)化?

• ?抖動(dòng)控制?：建議VCXO選擇低相位噪聲型號(hào)（如Wenzel XO），PLL1帶寬10-200Hz，PLL2帶寬50-200kHz。
• ?電源去耦?：推薦分離時(shí)鐘輸出與核心電源平面，LDObyp引腳需接10μF/0.1μF電容。

?7. 文檔結(jié)構(gòu)?

• ?寄存器映射?：詳細(xì)列出R0-R15功能（如分頻值、電荷泵增益、鎖相檢測(cè)配置）。
• ?電氣特性表?：涵蓋各模式下功耗、抖動(dòng)、相位噪聲等參數(shù)。

?結(jié)論?
LMK04000系列通過級(jí)聯(lián)PLL和靈活配置，為高頻低抖動(dòng)應(yīng)用提供高集成度解決方案，適用于對(duì)時(shí)序精度要求嚴(yán)苛的電子系統(tǒng)。設(shè)計(jì)時(shí)需重點(diǎn)關(guān)注VCXO性能、環(huán)路濾波器參數(shù)及熱布局。