LMK04000系列精密時鐘調(diào)理器提供低噪聲抖動清除、時鐘倍增和分配，無需高性能壓控晶體振蕩器 （VCXO） 模塊。LMK04000 系列采用級聯(lián) PLLatinum 架構(gòu)，結(jié)合外部晶體和變?nèi)?a target="_blank">二極管，提供低于 200 飛秒 （fs） 的均方根 （RMS） 抖動性能。
*附件：lmk04033.pdf

級聯(lián)架構(gòu)由兩個高性能鎖相環(huán) （PLL）、一個低噪聲晶體振蕩器電路和一個高性能壓控振蕩器 （VCO） 組成。第一個PLL （PLL1）提供低噪聲抖動清除器功能，而第二個PLL （PLL2）執(zhí)行時鐘生成。PLL1 可以配置為與外部 VCXO 模塊配合使用，也可以使用帶有外部晶體和變?nèi)荻O管的集成晶體振蕩器。當(dāng)與非常窄的環(huán)路帶寬一起使用時，PLL1 使用 VCXO 模塊或晶體的卓越近相位噪聲（偏移低于 50 kHz）來清潔輸入時鐘。PLL1的輸出用作PLL2的干凈輸入基準(zhǔn)電壓源，鎖定集成VCO。PLL2的環(huán)路帶寬可以優(yōu)化，以清除遠(yuǎn)相位噪聲（偏移量高于50 kHz），其中集成VCO的性能優(yōu)于PLL1中使用的VCXO模塊或晶體。

LMK04000系列具有雙冗余輸入、五個差分輸出和可選的上電默認(rèn)時鐘。輸入模塊配備了信號丟失檢測和參考時鐘的自動或手動選擇。每個時鐘輸出由一個可編程分頻器、一個相位同步電路、一個可編程延遲和一個LVDS、LVPECL或LVCMOS輸出緩沖器組成。CLKout2 上提供默認(rèn)啟動時鐘，可用于為現(xiàn)場可編程門陣列 （FPGA） 或微控制器提供初始時鐘，在系統(tǒng)上電過程中對抖動清除器進(jìn)行編程。

特性

• 級聯(lián) PLLatinum PLL 架構(gòu)
• PLL1
• 相位檢測器速率高達(dá) 40 MHz
• 集成低噪聲晶體振蕩器電路
• 帶LOS的雙冗余輸入?yún)⒖紩r鐘
• PLL2
• 歸一化 [1 Hz] PLL 本底噪聲為 -224 dBc/Hz
• 鑒相器速率高達(dá) 100 MHz
• 輸入倍頻器
• 集成低噪聲VCO
• 超低RMS抖動性能
• 150 fs RMS 抖動 （12 kHz – 20 MHz）
• 200 fs RMS 抖動 （100 Hz – 20 MHz）
• LVPECL/2VPECL、LVDS和LVCMOS輸出
• 支持高達(dá) 1080 MHz 的時鐘速率
• 上電時默認(rèn)時鐘輸出 （CLKout2）
• 五個專用通道分頻器和延遲模塊
• 引腳兼容系列時鐘設(shè)備
• 工業(yè)溫度范圍：-40 至 85 °C
• 3.15 V 至 3.45 V 工作電壓
• 封裝：48 引腳 LLP （7.0 x 7.0 x 0.8 mm）

參數(shù)

方框圖

?1. 產(chǎn)品概述?
LMK04000系列是德州儀器（TI）推出的精密時鐘調(diào)理器家族，包含LMK04000/01/02/10/11/31/33等型號。該系列采用級聯(lián)PLLatinum?架構(gòu)，集成低噪聲晶體振蕩電路和電壓控制振蕩器（VCO），提供超低RMS抖動性能（150 fs @12kHz-20MHz），支持LVPECL/2VPECL/LVDS/LVCMOS輸出，適用于數(shù)據(jù)轉(zhuǎn)換器時鐘、無線基礎(chǔ)設(shè)施、醫(yī)療、軍事等高頻低噪聲應(yīng)用場景。

?2. 核心特性?

• ?雙級PLL架構(gòu)?
  • ?PLL1?：最高40MHz相位檢測率，支持外部VCXO或晶體振蕩器，冗余輸入?yún)⒖紩r鐘（CLKin0/1）帶丟失信號檢測（LOS）。
  • ?PLL2?：224 dBc/Hz歸一化噪聲基底，100MHz相位檢測率，集成低噪聲VCO，支持頻率倍增模式。
• ?性能指標(biāo)?
  • 支持1080MHz時鐘輸出，默認(rèn)上電時鐘（CLKout2）可配置。
  • 5個獨立可編程分頻/延時通道，支持皮秒級延遲調(diào)整（0-2250ps，步進(jìn)150ps）。
• ?封裝與工作條件?
  • 48引腳WQFN封裝（7x7x0.8mm），工業(yè)級溫度范圍（-40°C至85°C），3.15-3.45V供電。

?3. 功能模塊詳解?

• ?時鐘分配系統(tǒng)?
  • 每個輸出通道含分頻器（2-510偶數(shù)分頻）、同步電路、可編程延遲和輸出緩沖器。
  • 支持全局輸出同步（SYNC*引腳）和使能控制（GOE引腳）。
• ?集成VCO?
  • 覆蓋1185-2160MHz頻段，分頻輸出支持2-8分頻，F(xiàn)out引腳提供原始VCO輸出。
• ?編程接口?
  • 通過Microwire串行接口（CLKuWire/DATAuWire/LEuWire）配置32位寄存器，需嚴(yán)格遵循上電初始化序列。

?4. 典型應(yīng)用設(shè)計?

• ?環(huán)路濾波器設(shè)計?
  • PLL1采用窄帶寬（10-200Hz）濾除參考時鐘噪聲，PLL2帶寬50-200kHz優(yōu)化VCO相位噪聲。
  • 內(nèi)置可編程3/4階環(huán)路濾波器組件（R3/R4/C3/C4）。
• ?晶體振蕩器方案?
  • OSCin端口支持外部晶體+變?nèi)荻O管實現(xiàn)VCXO，提供參考設(shè)計電路（如12.288MHz晶體+SMV1249-074變?nèi)荻O管）。
• ?輸出端接方案?
  • 提供LVDS/LVPECL/LVCMOS的AC/DC耦合端接指南，包括差分/單端配置及終端電阻選擇。

?5. 性能優(yōu)化建議?

• 優(yōu)先選用低相位噪聲VCXO（如Wenzel XO）以改善輸出抖動。
• 高頻輸出（>1GHz）時，延遲配置需小于半個周期（0.5/FCLKoutX）。
• 熱管理需通過PCB散熱焊盤+過孔設(shè)計控制結(jié)溫≤125°C。

?6. 文檔結(jié)構(gòu)?

• 包含電氣特性表、寄存器映射（R0-R15）、時序圖、封裝熱阻數(shù)據(jù)及典型性能曲線，提供完整的參數(shù)化設(shè)計支持。