16 位 AFE881H1 和 14 位 AFE781H1 （AFEx81H1） 是高度集成、高精度、極低功耗的數模轉換器 （DAC），其電壓輸出專為支持 HART 的傳感器-發(fā)射器應用而設計。

AFEx81H1 器件包括設計 4 mA 至 20 mA、2 線（環(huán)路供電）傳感器發(fā)射器所需的大部分組件。除了高精度DAC外，這些器件還包括HART認證的FSK調制解調器、10 ppm/°C基準電壓源和診斷模數轉換器（ADC）。為了滿足本質和功能安全問題，需要外部電壓到電流轉換和功率調節(jié)。
*附件：afe881h1.pdf

內部診斷ADC復用到多個內部節(jié)點，從而實現自動自我健康檢查。如果從診斷ADC、CRC幀錯誤檢查或窗口看門狗定時器檢測到任何故障，器件可以選擇發(fā)出中斷，進入與標準NAMUR輸出值或用戶指定的自定義值相對應的故障安全狀態(tài)，或兩者兼而有之。

這些器件采用低至 1.71 V 的電源供電，最大靜態(tài)電流為 220 μA。這些器件的額定溫度范圍為–40°C至+125°C，但工作溫度范圍為–55°C至+125°C。

特性

• 低靜態(tài)電流：180 μA（典型值）
• 符合 HART 標準的物理層調制解調器
• 16位或14位單調高性能DAC
  • 1.8V 電源：0.15 V 至 1.25 V、0.2 V 至 1.0 V
  • 5V 電源：0.3 V 至 2.5 V、0.4 V 至 2.0 V
  • 16 位時的 4-LSB INL
  • 0.07% FSR（最大）TUE，–40°C 至 +125°C
• 用于高級診斷的 12 位 3.84kSPS ADC
• 集成 1.25V 基準電壓源，電流為10 ppm/°C（最大值）
• 內部1.2288MHz振蕩器，帶時鐘輸出
• 數字接口
  • 串行外設接口 （SPI）：DAC 和 HART 的共享總線
  • 通用異步接收-發(fā)射器 （UART）：DAC 和 HART 的共享總線
  • 兩者：用于 DAC 的 SPI 和用于 HART 的 UART
• 故障檢測：CRC位錯誤檢查、窗口看門狗定時器、診斷ADC
• 數字DAC壓擺率控制
• 寬工作溫度：–55°C 至 +125°C

參數

方框圖

一、產品概述

AFE781H1（14 位）與 AFE881H1（16 位）是專為回路供電系統(tǒng)設計的低功耗 DAC，采用 4mm×4mm 24 引腳 UQFN（RRU 封裝），工作溫度覆蓋 - 55°C125°C，典型靜態(tài)電流僅 180μA，支持 1.71V5.5V 寬電源范圍（PVDD）。器件集成 HART? 物理層調制解調器、12 位診斷 ADC、1.25V 高精度電壓基準（溫漂最大 10ppm/°C）及 1.2288MHz 內部振蕩器，可減少外部元器件數量，適配工業(yè)自動化、智能傳感器變送器等場景，滿足功能安全系統(tǒng)設計需求（提供配套安全文檔）。

二、核心特性

1. 高精度 DAC 性能

（1）靜態(tài)與動態(tài)指標

• 分辨率與線性度 ：AFE881H1 為 16 位單調 DAC，積分非線性（INL）最大 ±4LSB；AFE781H1 為 14 位，INL 最大 ±2LSB；兩者總未調整誤差（TUE）在 - 40°C~125°C 范圍內最大 0.07% FSR，確保全溫域精度。
• 輸出范圍 ：支持多檔電壓輸出，適配不同電源場景：
  • 1.8V 供電（PVDD=1.71V1.89V）：0.15V1.25V（全量程）、0.2V~1.0V（窄量程）；
  • 5V 供電（PVDD=2.7V5.5V）：0.3V2.5V（全量程）、0.4V~2.0V（窄量程）；
• 動態(tài)性能 （典型值，TA=25°C）：
  • 輸出噪聲（0.1Hz~10Hz）：0.25LSBpp；噪聲譜密度（1kHz）：180nV/√Hz（1.8V 供電）；
  • 建立時間：65μs（1/4~3/4 量程，±2LSB 精度）；壓擺率：30mV/μs；
  • 電源抑制比（AC）：85dB（50Hz~60Hz 紋波），抗電源噪聲能力強。

（2）靈活的輸出控制

• 數字步進衰減器（DSA） ：無額外 DSA 硬件需求，通過 DAC 增益 / 偏移校準實現輸出功率調節(jié)，支持線性 / 正弦波可編程擺率控制（步長 1128 碼，時鐘速率 2400Hz307.2kHz），避免輸出電壓突變。
• 故障安全輸出 ：支持 NAMUR 標準故障輸出（如低電平 0.15V/0.3V、高電平 1.25V/2.5V）或用戶自定義值，可通過引腳或寄存器配置報警電壓極性。

2. 集成 HART? 調制解調器

• 物理層合規(guī) ：符合 HART? FSK 協(xié)議，支持 1200Hz（標記）/2200Hz（空格）頻率偏移，接收靈敏度 80120mVpp，發(fā)射輸出電壓 400800mVpp（160Ω 負載），頻率誤差 ±1%（-40°C~125°C）。
• 數據傳輸 ：內置 32×9 位收發(fā) FIFO 緩沖區(qū)，支持半雙工 / 全雙工模式（全雙工用于自測試），通過 RTS/CD 引腳實現總線仲裁，避免數據沖突；支持 SPI 或 UART 接口與主機通信，UART 支持 9600/1200 波特率。

3. 診斷與功能安全

（1）12 位診斷 ADC

• 監(jiān)測能力 ：支持 2 路外部模擬輸入（AIN0/AIN1，0V~1.25V/2.5V 范圍）與 5 路內部節(jié)點監(jiān)測（VREF、PVDD、VDD、ZTAT 電壓、DAC 輸出 VOUT），轉換速率 3.84kSPS，噪聲最大 ±4LSB。
• 故障檢測 ：可配置上下閾值與滯回（0127LSB），連續(xù) N 次（18 次，可編程）超閾值觸發(fā)報警，支持溫度監(jiān)測（內置溫度傳感器，精度 ±5°C），85°C 觸發(fā)警告、130°C 觸發(fā)錯誤。

（2）安全機制

• 故障響應 ：支持 CRC 幀錯誤檢測、窗口看門狗定時器（WDT，1200Hz 時鐘，超時范圍 53ms~5.12s）、OTP 存儲器 CRC 校驗，故障時可觸發(fā)中斷（ALARM 引腳）、DAC 進入清零狀態(tài)或高阻模式。
• 功能安全支持 ：提供功能安全設計文檔，可用于滿足 IEC 61508 等標準的安全相關系統(tǒng)，支持故障注入測試（FORCE_FAIL 寄存器）。

4. 低功耗與寬溫穩(wěn)定性

• 功耗優(yōu)化 ：典型靜態(tài)電流 180μA（PVDD=1.8V，DAC 零刻度），HART? 調制解調器工作電流僅 10μA，ADC 轉換電流 10μA，適配回路供電系統(tǒng)低功耗需求；
• 電壓基準 ：集成 1.25V 基準，初始精度 ±0.16%（25°C），溫漂最大 10ppm/°C，輸出噪聲（0.1Hz~10Hz）7.5μVpp，支持外部基準輸入（VREFIO 引腳）。

三、功能架構與工作原理

1. 核心架構

器件采用 “數字控制 - 模擬轉換 - 診斷監(jiān)測” 三段式架構，關鍵模塊如下：

• 數字控制層 ：含 SPI/UART 接口（支持 CRC 錯誤檢測）、寄存器配置單元、看門狗定時器、HART? 仲裁器與 FIFO 緩沖區(qū)，負責數據收發(fā)與系統(tǒng)控制；
• 模擬轉換層 ：16/14 位電阻串 DAC、輸出緩沖放大器、可編程擺率控制器，實現數字信號到模擬電壓的轉換，支持增益（0.5~1.499985）與偏移（2’s 補碼）校準；
• 診斷監(jiān)測層 ：12 位 SAR ADC、模擬多路選擇器（MUX）、溫度傳感器、電壓基準，監(jiān)測內部電源、基準、DAC 輸出及外部信號，異常時觸發(fā)報警。

2. 關鍵工作模式

• 正常模式 ：DAC 根據輸入代碼輸出對應電壓，HART? 調制解調器可并行傳輸數據（FSK 信號疊加于 4mA-20mA 電流回路）；
• 清零模式 ：通過引腳（CLR_PIN）、寄存器（DAC_CFG.CLR）或報警觸發(fā)，DAC 輸出預設清零代碼（DAC_CLR_CODE），范圍由 DAC_CFG.CLR_RANGE 配置；
• 低功耗模式 ：DAC 輸出緩沖器斷電（DAC_CFG.PD=1），VOUT 進入高阻狀態(tài)，靜態(tài)電流降至最?。?/li>
• 自測試模式 ：HART? 支持內部全雙工（MOD_OUT 內部短接至 RX_INF）或外部全雙工（外部短接），驗證收發(fā)鏈路；存儲器內置自測試（MBIST）檢測 FIFO SRAM 有效性。

四、電氣特性

1. 電源與電流特性

2. HART? 調制解調器特性

3. 診斷 ADC 特性

五、引腳配置與封裝

1. 封裝規(guī)格

• 物理參數 ：4mm×4mm UQFN（RRU 封裝），24 引腳，引腳間距 0.8mm，最大高度 0.7mm；底部裸露熱焊盤需焊接至 AGND，配合散熱過孔優(yōu)化熱性能（結到環(huán)境熱阻 RθJA=103.1°C/W）；
• 可靠性 ：符合無鉛焊接要求，MSL 等級 2（260°C 峰值回流焊，開封后 1 年存儲），引腳鍍層為鎳鈀金（NIPDAU），ESD 防護：人體放電模型（HBM）±2000V，帶電器件模型（CDM）±500V。

2. 關鍵引腳分類

核心引腳按功能分為電源、模擬輸入輸出、數字控制、HART? 接口四類，關鍵引腳功能如下：

六、典型應用與設計建議

1. 典型應用場景

• 4mA-20mA 回路變送器 ：DAC 輸出電壓經電壓 - 電流（V-I）轉換器（如 OPA333 運放 + NPN 三極管）轉換為 4mA-20mA 電流，HART? 信號疊加于電流回路實現雙向通信，適配工業(yè)過程控制中的溫度、壓力傳感器變送；
• 智能傳感器節(jié)點 ：集成診斷 ADC 監(jiān)測傳感器信號與電源狀態(tài)，看門狗與 CRC 確保數據可靠性，低功耗特性適配電池或回路供電的遠程傳感器。

2. 設計建議

（1）電源與基準設計

• 電源 decoupling ：PVDD、VDD、IOVDD 引腳就近并 100nF 陶瓷電容 + 1μF 鉭電容，VREFIO 引腳并 70nF~130nF 電容（確保基準穩(wěn)定）；
• 寬電壓適配 ：PVDD<2.7V 時，需將 PVDD 與 VDD 短接，禁用內部 LDO；PVDD≥2.7V 時，內部 LDO 自動生成 1.8V VDD，VDD 引腳需并 1μF~10μF 電容。

（2）HART? 接口設計

• 信號耦合 ：RX_IN 引腳通過 2.2μF 電容 AC 耦合 HART? 信號，RX_INF 引腳接 680pF 電容（內部濾波器模式）；MOD_OUT 輸出通過 1000pF 電容耦合至電流回路，避免直流偏移；
• 總線仲裁 ：半雙工模式下，通過 RTS 引腳（低電平發(fā)射、高電平接收）或 MODEM_CFG.RTS 寄存器控制收發(fā)，CD 引腳監(jiān)測載波存在，避免總線沖突。

（3）PCB 布局

• 分區(qū)布局 ：模擬區(qū)（VOUT、AIN0/AIN1、VREFIO）與數字區(qū)（SPI、HART?）嚴格分離，AGND 與 DGND 單點連接，避免地彈噪聲；
• 熱設計 ：裸露熱焊盤與 AGND 平面大面積連接，添加 4~6 個 0.3mm 散熱過孔，確保結溫不超過 125°C（上限）；
• EMC 優(yōu)化 ：時鐘信號（CLK_OUT）遠離模擬引腳，HART? 信號路徑最短，關鍵模擬引腳添加 RC 濾波（如 AIN0 串 1kΩ 電阻 + 10nF 電容）。