該ADC12DL3200是一款RF采樣、千兆采樣、模數(shù)轉(zhuǎn)換器（ADC），可直接對(duì)從DC到10 GHz以上的輸入頻率進(jìn)行采樣。在雙通道模式下，ADC12DL3200可以采樣高達(dá)3200 MSPS，在單通道模式下采樣高達(dá)6400 MSPS。通道數(shù)（雙通道模式）和奈奎斯特帶寬（單通道模式）的可編程權(quán)衡允許開(kāi)發(fā)靈活的硬件，以滿足高通道數(shù)或?qū)捤矔r(shí)信號(hào)帶寬應(yīng)用的需求。8.0 GHz的全功率輸入帶寬（–3 dB）和可用的頻率范圍允許對(duì)頻率捷變系統(tǒng)進(jìn)行L波段、S波段、C波段和X波段的直接RF采樣。
*附件：adc12dl3200.pdf

該ADC12DL3200使用低延遲、低壓差分信號(hào) （LVDS） 接口，適用于延遲敏感應(yīng)用或首選 LVDS 的簡(jiǎn)單性。該接口使用多達(dá) 48 個(gè)數(shù)據(jù)對(duì)、四個(gè)雙倍數(shù)據(jù)速率 （DDR） 時(shí)鐘和四個(gè)選通信號(hào)，排列在四個(gè) 12 位數(shù)據(jù)總線中。該接口支持高達(dá) 1.6 Gbps 的信令速率。選通信號(hào)簡(jiǎn)化了總線之間和多個(gè)設(shè)備之間的同步。選通在內(nèi)部生成，可以通過(guò) SYSREF 輸入在確定性時(shí)間復(fù)位。創(chuàng)新的同步功能（例如無(wú)噪聲孔徑延遲 （T AD） 調(diào)整和 SYSREF 窗口化）進(jìn)一步簡(jiǎn)化了多器件同步。

特性

• ADC內(nèi)核：
  • 12 位分辨率
  • 單通道模式下高達(dá) 6.4 GSPS
  • 雙通道模式下高達(dá) 3.2 GSPS
• 用于低幅度、高階諧波的內(nèi)部抖動(dòng)
• 低延遲 LVDS 接口：
  • 總延遲：< 10 ns
  • 多達(dá) 48 個(gè)數(shù)據(jù)對(duì)，速度為 1.6 Gbps
  • 四個(gè)DDR數(shù)據(jù)時(shí)鐘
  • 頻閃信號(hào)簡(jiǎn)化同步
• 本底噪聲（無(wú)輸入，V FS = 1.0 V PP-DIFF）：
  • 雙通道模式：–151.1 dBFS/Hz
  • 單通道模式：–154.3 dBFS/Hz
• V CMI 為 0 V 的緩沖模擬輸入：
  • 模擬輸入帶寬 （–3 dB）：8.0 GHz
  • 可用輸入頻率范圍：> 10 GHz
  • 滿量程輸入電壓（V FS，默認(rèn)）：0.8 V PP
• 無(wú)噪聲光圈延遲 （T AD） 調(diào)整：
  • 精確采樣控制：19-fs 步長(zhǎng)
  • 簡(jiǎn)化同步和交錯(cuò)
  • 溫度和電壓不變延遲
• 易于使用的同步功能：
  • 自動(dòng) SYSREF 時(shí)序校準(zhǔn)
  • 樣品標(biāo)記的時(shí)間戳
• 功耗：3.15 W

參數(shù)

方框圖

ADC12DL3200 是德州儀器推出的高速射頻采樣模數(shù)轉(zhuǎn)換器（ADC），核心優(yōu)勢(shì)為高采樣速率、寬輸入帶寬與低延遲 LVDS 接口，支持單 / 雙通道靈活配置，集成多種校準(zhǔn)與同步功能，適用于示波器、電子戰(zhàn)、雷達(dá)、寬帶數(shù)字化等高頻信號(hào)采集場(chǎng)景。

一、核心產(chǎn)品特性與參數(shù)

1. 分辨率與采樣性能

• 分辨率為 12 位，無(wú)丟失碼，積分非線性誤差（INL）最大 ±2 LSB，微分非線性誤差（DNL）最大 ±1 LSB，線性度優(yōu)異。
• 采樣速率：?jiǎn)瓮ǖ滥Ｊ阶罡?6.4 GSPS（雙沿采樣），雙通道模式最高 3.2 GSPS（單沿采樣），時(shí)鐘頻率支持 800 MHz~3.2 GHz。
• 噪聲性能：?jiǎn)瓮ǖ滥Ｊ皆肼曌V密度低至 - 154.3 dBFS/Hz，雙通道模式為 - 151.1 dBFS/Hz，信號(hào)保真度高。

2. 輸入與射頻性能

• 輸入帶寬：全功率帶寬（-3 dB）8 GHz，可用頻率范圍超 10 GHz，支持 DC 至 X 波段直接射頻采樣。
• 輸入配置：雙差分模擬輸入（INA±/INB±），內(nèi)置 50 Ω 單端 termination 電阻，共模電壓 0 V，全量程輸入電壓可在 480 mVpp~1000 mVpp 間調(diào)節(jié)。
• 抗干擾能力：通道間串?dāng)_低，三階交調(diào)失真（IMD3）性能優(yōu)異，大信號(hào)無(wú)雜散動(dòng)態(tài)范圍（SFDR）最高可達(dá) 78 dBFS。

3. 接口與延遲

• 高速 LVDS 接口：支持 48 路數(shù)據(jù)對(duì)、4 路 DDR 時(shí)鐘與 4 路選通信號(hào)，單路速率最高 1.6 Gbps，總延遲小于 10 ns，適配低延遲需求。
• 同步接口：支持 SYSREF 信號(hào)同步，內(nèi)置 TMSTP± 時(shí)間戳輸入，便于多器件級(jí)聯(lián)與采樣標(biāo)記。

4. 電源與環(huán)境

• 電源配置：模擬電源 1.1 V（VA11）、1.9 V（VA19），數(shù)字電源 1.1 V（VD11），LVDS 接口電源 1.1 V~1.9 V，典型功耗 3.15 W（單通道模式）。
• 工作溫度范圍 - 40°C~+85°C，采用 17mm×17mm 256 引腳 FCBGA 封裝，焊球材質(zhì) SNAGCU 或 SNPB，符合 RoHS 標(biāo)準(zhǔn)，MSL 等級(jí) 3（260°C 峰值回流，168 小時(shí)存儲(chǔ)）。

二、關(guān)鍵功能與優(yōu)勢(shì)

1. 靈活工作模式

• 通道配置：通過(guò) DES_EN 引腳切換單 / 雙通道，單通道模式可選擇 INA± 或 INB± 作為輸入，雙通道支持輸入互換。
• LVDS 輸出模式：支持 2/4 路 LVDS 總線配置，可選擇交錯(cuò)或?qū)R輸出，采樣寬度支持 8/10/11/12 位可調(diào)，支持?jǐn)?shù)據(jù)加擾功能降低頻譜峰值。
• 校準(zhǔn)功能：提供前景校準(zhǔn)、背景校準(zhǔn)與低功耗背景校準(zhǔn)（LPBG），支持偏移校準(zhǔn)、增益校準(zhǔn)與孔徑延遲校準(zhǔn)，保障寬溫范圍內(nèi)性能穩(wěn)定。

2. 同步與時(shí)序控制

• 無(wú)噪聲孔徑延遲調(diào)整：支持 19 fs 精細(xì)步長(zhǎng)與 1.13 ps 粗調(diào)步長(zhǎng)，可精準(zhǔn)對(duì)齊多器件采樣時(shí)序，適配外部交織擴(kuò)展采樣速率。
• SYSREF 同步：支持自動(dòng) SYSREF 校準(zhǔn)與窗口選擇，簡(jiǎn)化多器件同步流程，確保確定性延遲。
• 時(shí)間戳與過(guò)范圍檢測(cè)：TMSTP± 引腳可標(biāo)記特定采樣點(diǎn)，內(nèi)置雙閾值過(guò)范圍檢測(cè)（OVR_T0/OVR_T1），響應(yīng)時(shí)間快。

3. 輔助功能

• 內(nèi)置 6 個(gè) ADC 核心，支持核心輪換校準(zhǔn)，背景校準(zhǔn)模式下無(wú)數(shù)據(jù)中斷。
• 集成溫度監(jiān)測(cè)二極管、帶隙基準(zhǔn)源（BG 引腳輸出 1.1 V），支持 SPI 串行編程（時(shí)鐘最高 15.625 MHz），支持流式讀寫(xiě)寄存器。

三、典型應(yīng)用場(chǎng)景

1. 核心應(yīng)用領(lǐng)域

• 寬帶射頻采樣接收機(jī)：直接采樣 L/S/C/X 波段信號(hào)，適配電子戰(zhàn)、衛(wèi)星通信系統(tǒng)。
• 示波器與寬頻數(shù)字化儀：支持單通道 5 GSPS / 雙通道 2.5 GSPS 可重構(gòu)配置，滿足高帶寬信號(hào)時(shí)域 / 頻域分析。
• 雷達(dá)與測(cè)試儀器：高采樣速率與低延遲特性適配雷達(dá)目標(biāo)探測(cè)、汽車(chē)?yán)走_(dá)測(cè)試儀等實(shí)時(shí)信號(hào)處理場(chǎng)景。

2. 典型應(yīng)用配置

• 寬帶射頻接收機(jī) ：通過(guò)巴倫變壓器將單端射頻信號(hào)轉(zhuǎn)換為差分信號(hào)，搭配 LMK04832 時(shí)鐘芯片提供低抖動(dòng)時(shí)鐘與 SYSREF 同步信號(hào)，LVDS 接口直連 FPGA 進(jìn)行數(shù)據(jù)處理。
• 可重構(gòu)示波器 ：采用 LMH5401 差分放大器實(shí)現(xiàn)單端 - 差分轉(zhuǎn)換，通過(guò) DAC8560 提供 DC 偏移調(diào)整，支持 1 GHz 模擬帶寬與數(shù)字濾波重構(gòu)。

四、設(shè)計(jì)與使用建議

1. 電源與布局

• 電源需采用低噪聲方案，模擬電源與數(shù)字電源單獨(dú)布線，就近放置去耦電容，建議使用 LDO 或紋波濾波器降低電源噪聲。
• 高頻信號(hào)路徑（輸入、時(shí)鐘、LVDS）采用 100 Ω 差分布線，避免 90° 彎折，保證阻抗匹配，減少串?dāng)_與反射。

2. 校準(zhǔn)與同步

• 上電后建議執(zhí)行前景校準(zhǔn)，環(huán)境溫度變化較大時(shí)啟用背景校準(zhǔn)，偏移校準(zhǔn)需確保輸入無(wú) DC 或近 DC 信號(hào)。
• 多器件同步時(shí)，SYSREF 信號(hào)需等長(zhǎng)布線，啟用自動(dòng) SYSREF 校準(zhǔn)功能，通過(guò) TAD 寄存器保存校準(zhǔn)后的孔徑延遲參數(shù)。

3. 輸入與接口

• 模擬輸入建議 AC 耦合（時(shí)鐘信號(hào)強(qiáng)制 AC 耦合），長(zhǎng)距離引線需添加屏蔽層，避免電磁干擾。
• LVDS 接口需匹配傳輸線長(zhǎng)度，選通信號(hào)可選擇專用引腳或 LSB 替換模式，根據(jù)接收端需求配置數(shù)據(jù)加擾功能。