摘要

恒定導(dǎo)通時(shí)間（COT）控制架構(gòu)因其快速瞬態(tài)響應(yīng)特性在DC-DC轉(zhuǎn)換器中得到廣泛應(yīng)用，但其負(fù)載調(diào)整率表現(xiàn)受環(huán)路參數(shù)影響顯著。本文基于國科安芯推出的ASP3605降壓轉(zhuǎn)換器的系統(tǒng)性測(cè)試數(shù)據(jù)，深入評(píng)估了該芯片在不同輸入電壓、輸出電壓及負(fù)載電流條件下的負(fù)載調(diào)整特性。通過靜態(tài)負(fù)載調(diào)整率測(cè)試與動(dòng)態(tài)負(fù)載階躍響應(yīng)分析，揭示了ITH引腳補(bǔ)償網(wǎng)絡(luò)參數(shù)（RC值）對(duì)輸出電壓穩(wěn)定性的影響規(guī)律。研究發(fā)現(xiàn)，ASP3605在常規(guī)工況下負(fù)載調(diào)整率優(yōu)于0.2%，但在輕載至重載跳變時(shí)輸出電壓偏離可達(dá)-10.83%（VIN=4V, VOUT=3.3V），需通過優(yōu)化補(bǔ)償網(wǎng)絡(luò)參數(shù)（R=14kΩ-16kΩ, C=220pF-470pF）改善動(dòng)態(tài)響應(yīng)。本文量化分析了補(bǔ)償參數(shù)對(duì)下沖電壓（29-105mV）與恢復(fù)時(shí)間（44.5μs-9ms）的影響，為COT架構(gòu)下負(fù)載調(diào)整特性的工程優(yōu)化提供了實(shí)證依據(jù)。

1. 引言

負(fù)載調(diào)整率（Load Regulation）與動(dòng)態(tài)負(fù)載響應(yīng)是評(píng)價(jià)DC-DC轉(zhuǎn)換器輸出電壓穩(wěn)定性的核心參數(shù)。COT控制架構(gòu)通過比較反饋電壓與基準(zhǔn)電壓生成脈沖，無需傳統(tǒng)電壓模式或電流模式中的誤差放大器補(bǔ)償網(wǎng)絡(luò)，理論上可實(shí)現(xiàn)納秒級(jí)瞬態(tài)響應(yīng)。然而，實(shí)際應(yīng)用中，COT架構(gòu)的負(fù)載調(diào)整特性受開關(guān)頻率穩(wěn)定性、寄生參數(shù)及環(huán)路補(bǔ)償設(shè)計(jì)的多重影響。

ASP3605采用改進(jìn)型COT架構(gòu)，內(nèi)置頻率鎖定環(huán)路以減小開關(guān)頻率隨輸入電壓的漂移，并可通過ITH引腳外接RC網(wǎng)絡(luò)調(diào)節(jié)瞬態(tài)響應(yīng)特性。本文基于實(shí)測(cè)數(shù)據(jù)，從靜態(tài)負(fù)載調(diào)整率、動(dòng)態(tài)負(fù)載階躍響應(yīng)兩個(gè)層面，系統(tǒng)評(píng)估該芯片的負(fù)載調(diào)整性能，并重點(diǎn)考察補(bǔ)償網(wǎng)絡(luò)參數(shù)優(yōu)化對(duì)動(dòng)態(tài)特性的改善效果。

2. 靜態(tài)負(fù)載調(diào)整率測(cè)試分析

2.1 測(cè)試方法與數(shù)學(xué)定義

靜態(tài)負(fù)載調(diào)整率定義為在恒定輸入電壓下，負(fù)載電流從零載變化至滿載時(shí)輸出電壓的相對(duì)變化率，測(cè)試覆蓋VIN=4V/12V/15V，VOUT=0.6V/1.2V/2.5V/3.3V/5V多組工況，負(fù)載電流以0.1A-0.5A步進(jìn)遞增。

2.2 不同工況下的負(fù)載調(diào)整率實(shí)測(cè)數(shù)據(jù)

2.2.1 低壓輸出檔位（0.6V）

0.6V檔位的負(fù)載調(diào)整率為0.6%，雖滿足多數(shù)應(yīng)用需求，但相較于國際競(jìng)品（通常<0.5%）略顯不足。測(cè)試備注指出"簡單封裝導(dǎo)致效率降低1-2%左右"，暗示封裝寄生電阻對(duì)低壓大電流輸出的調(diào)整率存在負(fù)面影響。

2.2.2 標(biāo)準(zhǔn)電壓檔位（1.2V/3.3V）

1.2V輸出表現(xiàn)優(yōu)異 ：

VIN=4V時(shí)：VOUT從1.196V（0A）變化至1.196V（5A），調(diào)整率0%

VIN=12V時(shí)：VOUT從1.196V變化至1.194V，調(diào)整率0.17%

3.3V輸出呈現(xiàn)非線性特征 ：

VIN=4V時(shí)：VOUT從2.965V（0A）降至2.614V（5A），調(diào)整率高達(dá)13.43%

VIN=15V時(shí)：VOUT從4.99V（0A）至5.00V（5A），調(diào)整率-0.2%

3.3V檔位的異常表現(xiàn)源于測(cè)試條件本身的問題：當(dāng)VIN=4V時(shí)，3.3V輸出已接近芯片工作邊界，空載輸出僅2.965V，帶載后進(jìn)一步下降。此現(xiàn)象非調(diào)整率不佳所致，而是輸入電壓不足導(dǎo)致的根本性功能受限。因此，該數(shù)據(jù)點(diǎn)應(yīng)視為無效工況，而非芯片性能缺陷。

2.3 與LTC3605的對(duì)比分析

在VIN=4V, VOUT=1.2V條件下：

ASP3605 ：VOUT從1.196V（0A）至1.196V（5A），調(diào)整率0%

LTC3605 ：VOUT從1.203V（0A）至1.203V（5A），調(diào)整率0%

兩者在靜態(tài)調(diào)整率上表現(xiàn)一致，差異主要體現(xiàn)在動(dòng)態(tài)響應(yīng)階段。LTC3605的負(fù)載調(diào)整率數(shù)據(jù)在3.3V檔位未出現(xiàn)ASP3605的極端偏離，反映其在臨界壓差工況下的魯棒性更優(yōu)。

3. 動(dòng)態(tài)負(fù)載階躍響應(yīng)特性

3.1 測(cè)試配置與評(píng)價(jià)指標(biāo)

動(dòng)態(tài)負(fù)載測(cè)試采用矩形波電流激勵(lì)：

階躍幅度 ：0.5A?4A或0A?5A

周期設(shè)置 ：500μs（快速跳變）與50ms（慢速跳變）兩種

評(píng)價(jià)指標(biāo) ：下沖/上沖電壓峰值（Overshoot/Undershoot）、恢復(fù)時(shí)間（Settling Time）

測(cè)試在VIN=5V/12V, VOUT=1.2V/2.5V/3.3V條件下進(jìn)行，ITH引腳配置為R=14kΩ, C=220pF作為基準(zhǔn)參數(shù)。

3.2 默認(rèn)補(bǔ)償參數(shù)下的響應(yīng)特性

**3.2.1 VIN=12V, VOUT=1.2V, 0A?5A跳變**

0→5A下沖 ：波峰31mV，恢復(fù)時(shí)間90μs

5A→0上沖 ：波峰29.7mV，恢復(fù)時(shí)間70μs

此表現(xiàn)符合COT架構(gòu)的快速響應(yīng)特性，恢復(fù)時(shí)間在百微秒量級(jí)。但需注意，下沖幅度已達(dá)輸出電壓的2.5%（31mV/1.2V），在對(duì)電壓精度要求嚴(yán)苛的CPU供電應(yīng)用中可能觸發(fā)欠壓告警。

**3.2.2 VIN=12V, VOUT=2.5V, 5A→0跳變**

上沖波峰 ：81.7mV（占輸出3.3%）

恢復(fù)時(shí)間 ：44.5μs

較高輸出電壓導(dǎo)致上沖幅度增大，但恢復(fù)時(shí)間縮短，這與COT架構(gòu)的導(dǎo)通時(shí)間固定、關(guān)斷時(shí)間可調(diào)特性相符。輸出電壓越高，反饋環(huán)路增益越大，響應(yīng)速度越快，但電壓偏差也隨之增加。

3.3 補(bǔ)償網(wǎng)絡(luò)參數(shù)優(yōu)化研究

為改善動(dòng)態(tài)響應(yīng)，測(cè)試系統(tǒng)評(píng)估了ITH引腳RC參數(shù)的組合效應(yīng)，結(jié)果總結(jié)如下：

3.3.1 C值固定，R值變化（R=14kΩ vs 16kΩ）

**VIN=5V, VOUT=3.3V, 0.5A?4A@500μs** ：

**R=14k, C=330pF** ：峰峰值80mV，上沖時(shí)間104μs，下沖時(shí)間88μs

**R=16k, C=330pF** ：峰峰值80mV，上沖時(shí)間112μs，下沖時(shí)間94μs

增大R值導(dǎo)致響應(yīng)時(shí)間延長，但峰峰值基本不變，說明R值主要影響環(huán)路阻尼而非增益。

3.3.2 R值固定，C值變化（C=220pF→470pF）

**VIN=5V, VOUT=3.3V, 0.5A?4A** ：

C=220pF ：峰峰值63mV（500μs周期）

C=330pF ：峰峰值80mV（500μs周期）

C=470pF ：峰峰值98mV（500μs周期）

電容值增大會(huì)顯著增加電壓波動(dòng)幅度，這是因?yàn)檠a(bǔ)償電容延緩了誤差信號(hào)的傳輸速度，削弱了COT架構(gòu)的快速響應(yīng)優(yōu)勢(shì)。此結(jié)果提示：ITH補(bǔ)償網(wǎng)絡(luò)并非越大越好，需根據(jù)實(shí)際負(fù)載跳變速率選擇。

3.3.3 慢速跳變（50ms周期）下的響應(yīng)

當(dāng)負(fù)載周期延長至50ms時(shí)，不同參數(shù)的差異更加顯著：

**R=14k, C=220pF** ：上沖時(shí)間9ms，下沖時(shí)間6.6ms

**R=14k, C=330pF** ：上沖時(shí)間3.2ms，下沖時(shí)間2.8ms

**R=14k, C=470pF** ：上沖時(shí)間4.68ms，下沖時(shí)間4.8ms

關(guān)鍵發(fā)現(xiàn) ：對(duì)于慢速跳變，C=330pF表現(xiàn)出最快的恢復(fù)速度（2.8-3.2ms），而C=220pF恢復(fù)最慢（6.6-9ms）。這表明補(bǔ)償網(wǎng)絡(luò)需與負(fù)載變化速率匹配：快速跳變需要較小電容維持響應(yīng)速度，慢速跳變則需要適度電容提供相位裕度。

4. 臨界工況下的負(fù)載調(diào)整特性退化

4.1 輸入電壓不足導(dǎo)致的調(diào)整率失效

當(dāng)VIN=4V, VOUT=3.3V時(shí)，負(fù)載調(diào)整率數(shù)據(jù)呈現(xiàn)異常：

0A負(fù)載 ：VOUT=2.965V（偏離標(biāo)稱10.2%）

0.1A負(fù)載 ：VOUT=3.327V（跳變至正常值）

2A負(fù)載 ：VOUT=3.179V（偏離-3.7%）

5A負(fù)載 ：VOUT=2.614V（偏離-13.4%）

此現(xiàn)象并非傳統(tǒng)意義上的調(diào)整率不佳，而是芯片進(jìn)入頻率折返（Frequency Foldback）或電流限制模式所致。COT架構(gòu)在占空比接近極限時(shí)，為維持電感電流連續(xù)，被迫降低開關(guān)頻率，導(dǎo)致輸出阻抗大幅增加。此時(shí)負(fù)載調(diào)整率已不能作為有效評(píng)價(jià)指標(biāo)，而應(yīng)關(guān)注芯片能否維持輸出不崩潰。

4.2 輕載模式切換對(duì)調(diào)整率的干擾

測(cè)試記錄顯示，VOUT=3.3V檔位在10mA空載時(shí)輸出電壓異常偏低（2.965V），加載后恢復(fù)正常。此行為與COT架構(gòu)的強(qiáng)制連續(xù)模式（FCM）與脈沖跳躍（Pulse Skipping）模式切換有關(guān)。當(dāng)負(fù)載電流低于電感紋波電流峰峰值時(shí)，F(xiàn)CM模式會(huì)導(dǎo)致負(fù)向電流傳輸，引起輸出電容過放電。合理的解決方式是配置MODE引腳為自動(dòng)模式（Auto-mode），讓芯片在輕載時(shí)自主切換至省電模式（PSM），而非強(qiáng)制FCM。

5. 紋波與負(fù)載調(diào)整率的關(guān)聯(lián)性

負(fù)載調(diào)整率的本質(zhì)是輸出阻抗特性，而輸出紋波反映了穩(wěn)態(tài)工作點(diǎn)的穩(wěn)定性。測(cè)試數(shù)據(jù)顯示，紋波幅度與負(fù)載調(diào)整率存在正相關(guān)：

**VIN=15V, VOUT=5V** ：

空載紋波：23.7mV（峰峰值）

5A負(fù)載紋波：22.8mV（峰峰值）

負(fù)載調(diào)整率：0%

**VIN=4V, VOUT=3.3V** ：

空載紋波：異常無法測(cè)量

2A負(fù)載紋波：9.67mV

負(fù)載調(diào)整率：-13.4%

紋波穩(wěn)定而調(diào)整率不佳，表明環(huán)路穩(wěn)定性尚可但直流增益不足；反之，若紋波劇烈波動(dòng)而調(diào)整率良好，則暗示存在穩(wěn)定性裕度問題。ASP3605在常規(guī)工況下兩者表現(xiàn)均衡，但在臨界壓差工況下，紋波雖低（4.2mV@VIN=4V, VOUT=1.2V, 2A），調(diào)整率卻急劇惡化，印證此時(shí)已不是正常工作模式。

6. 工程應(yīng)用建議

6.1 補(bǔ)償網(wǎng)絡(luò)參數(shù)選擇準(zhǔn)則

基于測(cè)試數(shù)據(jù)，推薦ITH引腳RC參數(shù)選擇策略：

通用型應(yīng)用 ：R=14kΩ, C=220pF，平衡響應(yīng)速度與電壓偏差

CPU/GPU供電 ：R=14kΩ, C=330pF，優(yōu)化慢速負(fù)載跳變的恢復(fù)時(shí)間

FPGA/ASIC供電 ：R=16kΩ, C=220pF，增加阻尼抑制上沖

動(dòng)態(tài)負(fù)載頻繁 ：避免C>470pF，防止響應(yīng)過慢

6.2 負(fù)載電流斜率限制

測(cè)試數(shù)據(jù)表明，負(fù)載電流跳變速率影響補(bǔ)償效果。當(dāng)使用500μs周期（2kHz）時(shí)，各參數(shù)差異較??；但當(dāng)周期縮短至50μs（20kHz）量級(jí)時(shí)，較大補(bǔ)償電容將無法及時(shí)響應(yīng)。設(shè)計(jì)時(shí)應(yīng)評(píng)估實(shí)際負(fù)載的dI/dt，確保：

dtdI≤tresponseIripple

其中 tresponse 由RC參數(shù)決定，典型值為0.7×R×C。

6.3 臨界壓差工況的降額使用

對(duì)于VIN≈VOUT的應(yīng)用，必須嚴(yán)格降額：

壓差≥1.5V ：可按標(biāo)稱5A使用

壓差1.0-1.5V ：最大電流降至4A

壓差0.7-1.0V ：最大電流降至2A

壓差<0.7V ：不建議使用

此降額曲線源于測(cè)試數(shù)據(jù)擬合，例如在VIN=4V, VOUT=3.3V（壓差0.7V）時(shí)，最大可用電流僅1.6A，且伴隨13%的輸出電壓偏差。

7. 局限性與測(cè)試盲區(qū)

本評(píng)估存在以下局限性，需在解讀數(shù)據(jù)時(shí)保持審慎：

測(cè)試負(fù)載分辨率 ：負(fù)載電流步進(jìn)最小為0.1A，無法捕捉mA級(jí)微跳變特性，而現(xiàn)代SoC的休眠-喚醒跳變恰在10-100mA范圍

溫度影響未量化 ：所有動(dòng)態(tài)測(cè)試在常溫進(jìn)行，而高溫（100°C）會(huì)導(dǎo)致MOSFET導(dǎo)通電阻增加30-40%，進(jìn)而影響負(fù)載調(diào)整率

電容ESR未控制 ：評(píng)估板使用22μF電容，其ESR未明確標(biāo)注。COT架構(gòu)對(duì)ESR敏感，高ESR可能改善穩(wěn)定性但惡化調(diào)整率

PCB布局不可變 ：測(cè)試結(jié)果含評(píng)估板固有寄生參數(shù)，當(dāng)用戶采用不同布局時(shí)，性能可能變化

8. 結(jié)論

ASP3605在COT控制架構(gòu)下展現(xiàn)出負(fù)載調(diào)整率的雙重特性：

靜態(tài)性能 ：在推薦工況（VIN-VOUT≥1.5V）下，負(fù)載調(diào)整率優(yōu)于0.2%，達(dá)到工業(yè)級(jí)標(biāo)準(zhǔn)

動(dòng)態(tài)性能 ：默認(rèn)補(bǔ)償參數(shù)下，0→5A跳變產(chǎn)生31mV下沖，恢復(fù)時(shí)間90μs，可通過ITH網(wǎng)絡(luò)優(yōu)化改善

核心工程價(jià)值在于揭示了補(bǔ)償網(wǎng)絡(luò)參數(shù)的權(quán)衡關(guān)系：電容值增大會(huì)惡化快速跳變下的電壓偏差，但改善慢速跳變的恢復(fù)穩(wěn)定性。不存在一組通用最優(yōu)參數(shù)，必須根據(jù)實(shí)際負(fù)載特性選擇。

審核編輯 黃宇