VSP5324-Q1 器件是一款低功耗、12 位、80 MSPS、四通道模數(shù)轉(zhuǎn)換器 （ADC）。該器件采用緊湊的封裝，具有低功耗和多通道集成，非常適合 3D 飛行時(shí)間 （ToF） 系統(tǒng)。

串行低壓差分信號(hào) （LVDS） 輸出減少了接口線的數(shù)量，并實(shí)現(xiàn)了高度的系統(tǒng)集成度。

該器件采用緊湊的 9 mm × 9 mm VQFN-64 封裝。
*附件：vsp5324-q1.pdf

特性

• 符合汽車應(yīng)用標(biāo)準(zhǔn)
• AEC-Q100 認(rèn)證，結(jié)果如下
  • 器件溫度等級(jí) 2：–40°C 至 +105°C
  • 設(shè)備 HBM ESD 分類 2 級(jí)
  • 設(shè)備 CDM ESD 分類級(jí)別 C4B
• 專為低功耗而設(shè)計(jì)：
  • 單通道接口：
    每通道 65 mW，50 MSPS
  • 雙通道接口：
    每通道 82 mW，80 MSPS
• 動(dòng)態(tài)性能：
  • 5MHz輸入頻率，80 MSPS
  • 信噪比：70 dBFS
  • SFDR：85 dBc
• 串行LVDS ADC數(shù)據(jù)輸出
• 用于驗(yàn)證數(shù)據(jù)捕獲的各種 LVDS 測(cè)試模式
• 封裝：9 毫米× 9 毫米 VQFN-64
• 工作溫度：–40°C 至 +105°C

參數(shù)

方框圖

VSP5324-Q1 是德州儀器推出的 AEC-Q100 認(rèn)證 12 位四通道高速模數(shù)轉(zhuǎn)換器（ADC），核心優(yōu)勢(shì)為低功耗、80 MSPS 高采樣率與串行 LVDS 接口，專為汽車及工業(yè)領(lǐng)域的 3D 飛行時(shí)間（ToF）系統(tǒng)設(shè)計(jì)，適配深度傳感、機(jī)器視覺(jué)等場(chǎng)景。

核心參數(shù)與特性

• 硬件規(guī)格 ：四通道差分 / 單端輸入，最高采樣率 80 MSPS（兩通道模式）、50 MSPS（單通道模式）；模擬輸入帶寬 550 MHz，差分滿量程輸入 2 VPP；串行 LVDS 輸出接口，支持 1 線（12 倍序列化）和 2 線（6 倍序列化）模式。
• 精度性能 ：5 MHz 輸入時(shí) SNR 典型值 70 dBFS，SFDR 最高達(dá) 85 dBc；積分非線性（INL）±0.3~±1 LSB，微分非線性（DNL）±0.2~±0.8 LSB；通道串?dāng)_ 95 dB，孔徑抖動(dòng) 320 fs rms。
• 功耗與封裝 ：1.8V 單電源供電，單通道功耗 65 mW（50 MSPS）、82 mW（80 MSPS）；支持全局掉電（40 mW）和待機(jī)（135 mW）低功耗模式；采用 64 引腳 VQFN 封裝（9mm×9mm），工作溫度 -40°C~+105°C，HBM ESD 等級(jí) ±2000V。
• 認(rèn)證與兼容性 ：符合 AEC-Q100 2 級(jí)標(biāo)準(zhǔn)，適配汽車電子場(chǎng)景；支持內(nèi)部 / 外部參考電壓切換，兼容 1.8V/3.3V CMOS 邏輯電平。

功能與工作模式

• 核心功能 ：內(nèi)置可編程數(shù)字增益（0~12 dB 步進(jìn)），可權(quán)衡 SFDR 與 SNR 性能；支持偏移二進(jìn)制 / 二進(jìn)制補(bǔ)碼輸出格式，適配不同后端處理需求；提供 PRBS、斜坡、自定義等多種 LVDS 測(cè)試模式，便于數(shù)據(jù)采集驗(yàn)證。
• 性能優(yōu)化 ：集成低頻率噪聲抑制（LFNS）功能，降低低頻干擾；支持通道輸入極性反轉(zhuǎn)，靈活適配不同信號(hào)源；LVDS 位時(shí)鐘相位可編程，優(yōu)化信號(hào)時(shí)序匹配。
• 電源管理 ：支持通道獨(dú)立掉電、全局掉電和待機(jī)三種低功耗模式，全局掉電喚醒時(shí)間最長(zhǎng) 500 μs，待機(jī)喚醒時(shí)間最長(zhǎng) 50 μs；模擬電源（AVDD）與數(shù)字電源（LVDD）分離設(shè)計(jì)，減少串?dāng)_。
• 靈活配置 ：通過(guò) 4 線 SPI 接口配置寄存器，可調(diào)整序列化模式、增益、濾波器參數(shù)等；支持外部參考電壓模式，可通過(guò) REFT/REFB 引腳或 VCM 引腳接入外部參考，適配多芯片同步場(chǎng)景。

應(yīng)用場(chǎng)景

適用于汽車及工業(yè)領(lǐng)域的深度傳感、位置與接近檢測(cè)、3D 掃描、3D 機(jī)器視覺(jué)、安防監(jiān)控、手勢(shì)控制等場(chǎng)景，尤其適配對(duì)低功耗、多通道同步和高動(dòng)態(tài)范圍要求嚴(yán)苛的 ToF 系統(tǒng)。

關(guān)鍵設(shè)計(jì)要點(diǎn)

• 電源要求 ：AVDD 與 LVDD 均為 1.7V~1.9V，無(wú)嚴(yán)格上電順序；每個(gè)電源引腳需就近配置 100 nF 去耦電容，電源源頭并聯(lián) 1 μF 電容增強(qiáng)濾波，推薦使用低噪聲 LDO 供電。
• 布局建議 ：模擬輸入與數(shù)字信號(hào)路徑分開(kāi)布線，差分信號(hào)采用等長(zhǎng)布線；LVDS 輸出對(duì)需匹配 100Ω 差分阻抗，長(zhǎng)度匹配誤差控制在采樣頻率對(duì)應(yīng)的時(shí)序容差內(nèi)；暴露熱焊盤需焊接至地平面，提升散熱與電氣性能。
• 配置方式 ：上電后需通過(guò) RESET 引腳硬件復(fù)位初始化寄存器；SPI 接口支持寄存器讀寫，可配置序列化模式、增益、參考電壓來(lái)源等關(guān)鍵參數(shù)；單端輸入時(shí)需在 INx_M 引腳就近配置電容穩(wěn)定參考電平。