該ADS4245是ADS42xx超低功耗系列雙通道14位模數(shù)轉(zhuǎn)換器（ADC）的低速變體。采用創(chuàng)新的設(shè)計(jì)技術(shù)實(shí)現(xiàn)高動(dòng)態(tài)性能，同時(shí)在 1.8V 電源下消耗極低的功耗。這種拓?fù)浣Y(jié)構(gòu)使ADS4245非常適合多載波、寬帶寬通信應(yīng)用。

該ADS4245具有增益選項(xiàng)，可用于在較低滿量程輸入范圍內(nèi)提高SFDR性能。這些器件包括一個(gè)直流失調(diào)校正環(huán)路，可用于抵消ADC失調(diào)。DDR（雙倍數(shù)據(jù)速率）LVDS和并行CMOS數(shù)字輸出接口均采用緊湊的VQFN-64 PowerPAD?封裝。

該器件包括內(nèi)部基準(zhǔn)電壓源，而傳統(tǒng)的基準(zhǔn)引腳和相關(guān)的去耦電容器已被取消。該ADS4245在軍用溫度范圍（–55°C 至 125°C）范圍內(nèi)指定。
*附件：ads4245-ep.pdf

特性

• 超低功耗，單電源 1.8V，CMOS 輸出：
  • 125MSPS 時(shí)總功率為 277mW
• 高動(dòng)態(tài)性能：
  • 170MHz時(shí)為88dBc SFDR
  • 170MHz時(shí)為71.4dBFS SNR
• 串?dāng)_：185MHz時(shí)>90dB
• 可編程增益高達(dá)6dB，用于SNR/SFDR權(quán)衡
• 直流偏移校正
• 輸出接口選項(xiàng)：
  • 1.8V并行CMOS接口
  • 具有可編程擺幅的雙倍數(shù)據(jù)速率 （DDR） LVDS：
    • 標(biāo)準(zhǔn)擺動(dòng)：350mV
    • 低擺幅：200mV
• 支持低至200mV的低輸入時(shí)鐘幅度聚丙烯
• 支持國(guó)防、航空航天和醫(yī)療應(yīng)用
  • 受控基線
  • 一個(gè)組裝和測(cè)試站點(diǎn)
  • 一個(gè)制造現(xiàn)場(chǎng)
  • 提供軍用（–55°C 至 125°C）溫度范圍
  • 延長(zhǎng)產(chǎn)品生命周期
  • 擴(kuò)展產(chǎn)品變更通知
  • 產(chǎn)品可追溯性

參數(shù)

方框圖

ADS4245-EP 是德州儀器推出的超低功耗雙路 14 位模數(shù)轉(zhuǎn)換器（ADC），核心優(yōu)勢(shì)為寬溫工作、高動(dòng)態(tài)性能及靈活輸出接口，符合軍工級(jí)標(biāo)準(zhǔn)，適用于無(wú)線通信基礎(chǔ)設(shè)施、軟件無(wú)線電、功率放大器線性化等對(duì)功耗和可靠性要求嚴(yán)苛的場(chǎng)景。

一、核心產(chǎn)品參數(shù)

1. 基礎(chǔ)規(guī)格

• 分辨率與通道：14 位分辨率，2 個(gè)獨(dú)立差分模擬輸入通道
• 采樣與數(shù)據(jù)速率：最高 125 MSPS 采樣率（低速模式 1-80 MSPS），支持 DDR LVDS（最高 350Mbps 擺幅）和并行 CMOS 輸出
• 封裝與溫度：64 引腳 VQFN 封裝（9mm×9mm）；工作溫度 -55°C 至 125°C，結(jié)溫最高 150°C，符合軍工級(jí)溫度標(biāo)準(zhǔn)
• 電源與功耗：?jiǎn)?1.8V 供電（模擬 / 數(shù)字電源均為 1.7V-1.9V），125 MSPS 時(shí)總功耗僅 277 mW，全局掉電功耗低至 20 mW

2. 性能特性

• 靜態(tài)性能：微分非線性（DNL）典型 ±0.5 LSB，積分非線性（INL）典型 ±2 LSB，無(wú)丟失碼；偏移誤差典型 ±2.5 mV
• 動(dòng)態(tài)性能：170 MHz 輸入、-1 dBFS 時(shí)，信噪比（SNR）典型 71.4 dBFS，無(wú)雜散動(dòng)態(tài)范圍（SFDR）典型 88 dBc，三階交調(diào)失真（IMD3）典型 -96 dBFS
• 輸入特性：差分滿量程輸入范圍 2 Vpp，輸入帶寬 550 MHz，輸入電容 3.7 pF，通道間串?dāng)_ >90 dB（185 MHz 時(shí)）
• 噪聲特性：噪聲譜密度（NSD）優(yōu)異，總諧波失真（THD）典型 88 dBc（170 MHz 輸入）

3. 關(guān)鍵功能參數(shù)

• 接口與控制：支持 DDR LVDS（標(biāo)準(zhǔn) 350mV / 低 200mV 擺幅）和 1.8V 并行 CMOS 接口；4 線 SPI 配置接口（支持 1.8V/3.3V 邏輯）
• 增益與校正：可編程增益 0-6 dB（0.5 dB 步進(jìn)），支持 SFDR/SNR 權(quán)衡；內(nèi)置 DC 偏移校正（±10mV 校正范圍）
• 輔助功能：高速 / 高性能模式切換，通道獨(dú)立掉電 / 待機(jī)模式，支持二進(jìn)制補(bǔ)碼 / 偏移二進(jìn)制輸出格式

二、關(guān)鍵功能特性

1. 低功耗與寬溫適應(yīng)

• 超低功耗設(shè)計(jì)：采用創(chuàng)新架構(gòu)，125 MSPS 采樣時(shí)總功耗僅 277 mW，待機(jī)模式功耗 200 mW，全局掉電功耗 20 mW
• 軍工級(jí)可靠性：工作溫度覆蓋 -55°C 至 125°C，ESD 防護(hù)等級(jí) ±2000V（HBM），滿足國(guó)防、航空航天應(yīng)用要求
• 電源抗干擾：電源抑制比（PSRR）>30 dB，對(duì)電源噪聲敏感度低，適應(yīng)復(fù)雜供電環(huán)境

2. 高動(dòng)態(tài)性能優(yōu)化

• 增益可調(diào)：0-6 dB 可編程增益，高輸入頻率下可顯著提升 SFDR 性能，滿量程輸入范圍隨增益成比例調(diào)整
• 偏移校正：內(nèi)置偏移校正環(huán)路，支持時(shí)間常數(shù)配置（1M-2G 時(shí)鐘周期），可凍結(jié)校正結(jié)果，抵消 ADC 偏移誤差
• 模式適配：支持高頻模式（>200MHz 輸入優(yōu)化）和高性能模式，適配不同頻率場(chǎng)景的動(dòng)態(tài)性能需求

3. 靈活接口與配置

• 雙輸出接口：DDR LVDS 支持 100Ω 差分終端，擺幅可編程（125mV-570mV）；并行 CMOS 接口每 bit 獨(dú)立輸出，負(fù)載電容最大 5 pF
• 多重配置方式：支持 SPI 串行配置（寄存器讀寫(xiě)）和并行引腳配置（RESET/SEN/SCLK 直接控制），支持寄存器讀回診斷
• 電源管理：支持全局掉電、通道待機(jī)和低速模式，喚醒時(shí)間 50μs（待機(jī)）-500μs（全局掉電）

三、典型應(yīng)用場(chǎng)景

• 通信系統(tǒng)：多載波基站接收機(jī)、軟件無(wú)線電（SDR）、微波通信鏈路
• 信號(hào)處理：功率放大器線性化、寬帶信號(hào)采集、雷達(dá)信號(hào)處理
• 軍工與航空：國(guó)防電子設(shè)備、航空航天數(shù)據(jù)采集系統(tǒng)、惡劣環(huán)境監(jiān)測(cè)設(shè)備

四、設(shè)計(jì)與使用建議

1. 輸入與時(shí)鐘設(shè)計(jì)

• 輸入調(diào)理：建議差分驅(qū)動(dòng)，輸入共模電壓參考 VCM 引腳（0.95V）；高頻輸入（>150MHz）可串聯(lián) 5-15Ω 電阻抑制寄生振蕩
• 時(shí)鐘配置：CLKIN 支持差分（LVDS/LVPECL）或單端 CMOS 輸入，最小擺幅 200 Vpp；建議采用低抖動(dòng)時(shí)鐘源，高頻采樣時(shí)需優(yōu)化時(shí)鐘相位
• 同步配置：通道間孔徑延遲匹配 ±70 ps，多器件同步可通過(guò) SPI 配置時(shí)序參數(shù)

2. 接口與配置

• 輸出選擇：高速傳輸優(yōu)先選 DDR LVDS（減少布線數(shù)量），短距離低成本場(chǎng)景可選并行 CMOS；LVDS 需匹配 100Ω 差分終端
• 增益與校正：高輸入頻率場(chǎng)景建議啟用 3-6 dB 增益提升 SFDR；直流信號(hào)采集啟用偏移校正，根據(jù)采樣率配置時(shí)間常數(shù)
• 功耗優(yōu)化：非工作時(shí)段啟用通道待機(jī)或全局掉電模式，低速場(chǎng)景切換至低速模式（1-80 MSPS）進(jìn)一步降低功耗

3. 電源與布線

• 電源配置：模擬與數(shù)字電源共地，無(wú)需隔離；每個(gè)電源引腳就近并聯(lián) 0.1μF+10μF 去耦電容，確保供電穩(wěn)定
• PCB 布局：差分信號(hào)對(duì)（INP/INM、CLKIN 對(duì)）緊密平行布線，減少長(zhǎng)度差；暴露熱焊盤(pán)（PowerPAD）需焊接至地平面，優(yōu)化散熱
• 抗干擾設(shè)計(jì)：模擬區(qū)域與數(shù)字區(qū)域嚴(yán)格分區(qū)，時(shí)鐘線與信號(hào)線垂直交叉，避免串?dāng)_。