在電子工程師的日常設(shè)計工作中，高精度模擬 - 數(shù)字轉(zhuǎn)換器（ADC）是實(shí)現(xiàn)精準(zhǔn)數(shù)據(jù)采集不可或缺的關(guān)鍵組件。今天，我們就來深入探討德州儀器（TI）推出的ADS1232和ADS1234這兩款24位高精度ADC，了解它們的特性、應(yīng)用場景以及設(shè)計要點(diǎn)。

文件下載：ads1232.pdf

1. 器件概述

ADS1232和ADS1234（簡稱ADS123x）是高度集成的24位ADC，專為橋式傳感器應(yīng)用量身打造，如稱重秤、應(yīng)變片和壓力傳感器等。它們集成了輸入多路復(fù)用器、低噪聲可編程增益放大器（PGA）、三階delta - sigma（ΔΣ）調(diào)制器和四階數(shù)字濾波器，能夠提供高達(dá)23.5位的有效分辨率，在增益為128、10SPS數(shù)據(jù)速率下，輸入?yún)⒖?a target="_blank">RMS噪聲低至17 nV，性能十分出色。

2. 主要特性

2.1 高精度轉(zhuǎn)換

• 有效分辨率：在增益為1時，可實(shí)現(xiàn)23.5位的有效分辨率，能精準(zhǔn)捕捉微小信號變化。
• 無噪聲分辨率：增益為64時，無噪聲分辨率可達(dá)19.2位，確保輸出數(shù)據(jù)的準(zhǔn)確性。

2.2 靈活的增益選擇

低噪聲PGA提供1、2、64和128四種可選增益，能適應(yīng)不同幅度的輸入信號，滿足多樣化的應(yīng)用需求。

2.3 出色的噪聲性能

在不同增益和數(shù)據(jù)速率下，均能保持較低的噪聲水平。例如，在增益為128、10SPS數(shù)據(jù)速率時，RMS噪聲僅為17 nV。

2.4 強(qiáng)大的干擾抑制能力

采用sinc4數(shù)字濾波器，在10SPS數(shù)據(jù)速率下，對50Hz和60Hz的線周期干擾具有超過100dB的抑制能力，有效減少外界干擾對測量結(jié)果的影響。

2.5 靈活的時鐘源

支持外部振蕩器、外部晶體或內(nèi)部振蕩器三種時鐘源選擇，可根據(jù)具體應(yīng)用場景靈活配置。

2.6 簡單的配置方式

所有數(shù)字控制通過專用引腳完成，無需編程寄存器，大大簡化了設(shè)計過程。

2.7 寬工作范圍

• 電源電壓：模擬和數(shù)字電源電壓范圍為2.7V至5.3V，能適應(yīng)不同的電源環(huán)境。
• 溫度范圍：工作溫度范圍為 - 40°C至 + 105°C，可在惡劣環(huán)境下穩(wěn)定工作。

3. 引腳配置與功能

ADS1232采用TSSOP - 24封裝，ADS1234采用TSSOP - 28封裝。各引腳具有明確的功能，如模擬輸入引腳（AINPx、AINNx）用于連接輸入信號，增益選擇引腳（GAIN0、GAIN1）用于設(shè)置PGA增益，時鐘輸入引腳（CLKIN/XTAL1、XTAL2）用于選擇時鐘源等。詳細(xì)的引腳功能可參考數(shù)據(jù)手冊中的引腳功能表。

4. 技術(shù)規(guī)格

4.1 絕對最大額定值

規(guī)定了器件在正常工作時所能承受的最大電壓、電流和溫度等參數(shù)，超出這些范圍可能會導(dǎo)致器件永久性損壞。例如，電源電壓（AVDD至AGND、DVDD至DGND）的最大額定值為6V，輸入電流連續(xù)值（除電源引腳外）限制在 - 10mA至10mA之間。

4.2 ESD額定值

• 人體模型（HBM）：±750V，表明器件在靜電防護(hù)方面具有一定的能力。
• 帶電器件模型（CDM）：±500V，能有效防止靜電放電對器件造成損害。

4.3 推薦工作條件

明確了器件在最佳性能下的工作參數(shù)范圍，如電源電壓、輸入電壓、時鐘頻率和溫度等。例如，模擬電源電壓（AVDD至AGND）推薦范圍為2.7V至5.3V，外部時鐘頻率范圍為0.2MHz至4.9152MHz。

4.4 電氣特性

詳細(xì)描述了器件的各項(xiàng)電氣性能指標(biāo)，包括輸入電流、分辨率、數(shù)據(jù)速率、積分非線性、輸入偏移誤差、增益誤差等。這些參數(shù)是評估器件性能的重要依據(jù)，在設(shè)計過程中需要根據(jù)具體需求進(jìn)行合理選擇。

5. 詳細(xì)功能描述

5.1 模擬輸入

支持差分輸入和單端輸入兩種方式。在單端輸入時，對于增益為1或2的情況，可將負(fù)輸入（AINNx）接地；對于增益為64或128的情況，需將AINNx連接到等于AVDD電源中點(diǎn)的電平轉(zhuǎn)換電壓，以滿足輸入范圍要求。

5.2 溫度傳感器（僅ADS1232）

通過設(shè)置TEMP引腳為高電平，可使ADC連接到片上二極管，實(shí)現(xiàn)溫度測量功能。在PGA增益為1和2時，可輸出與溫度相關(guān)的電壓信號。

5.3 低噪聲PGA

由兩個斬波穩(wěn)定放大器和三個精確匹配的電阻組成，具有低漂移、低噪聲的特點(diǎn)。通過GAIN0和GAIN1引腳可設(shè)置PGA增益為1、2、64或128。在增益為1或2時，可實(shí)現(xiàn)軌到軌輸入；在增益為64或128時，輸入范圍限制在（AGND + 1.5V）至（AVDD - 1.5V）之間。

5.4 電壓參考輸入

參考電壓由REFP和REFN引腳之間的電壓差產(chǎn)生（VREF = V(REFP) - V(REFN)）。為提高參考輸入阻抗，采用了開關(guān)緩沖電路，同時要注意參考噪聲和漂移對ADC性能的影響。

5.5 時鐘源

可根據(jù)實(shí)際需求選擇外部時鐘源、外部晶體或內(nèi)部振蕩器。當(dāng)CLKIN/XTAL1引腳頻率高于約200kHz時，內(nèi)部振蕩器被旁路；低于約200kHz時，內(nèi)部振蕩器被激活。

5.6 數(shù)字濾波器

采用sinc4數(shù)字濾波器，在10SPS數(shù)據(jù)速率下， - 3dB截止頻率為2.4Hz，能有效抑制50Hz和60Hz的干擾。數(shù)據(jù)速率和頻率響應(yīng)與時鐘頻率成正比，可通過外部時鐘源進(jìn)行頻率縮放。

5.7 數(shù)據(jù)速率

通過SPEED引腳設(shè)置數(shù)據(jù)速率，低電平時為10SPS，提供最低噪聲和良好的50Hz/60Hz干擾抑制能力；高電平時為80SPS，適用于需要快速數(shù)據(jù)采集的應(yīng)用。

5.8 數(shù)據(jù)格式

輸出24位二進(jìn)制補(bǔ)碼格式的數(shù)據(jù)，正滿量程輸入產(chǎn)生輸出代碼7FFFFFh，負(fù)滿量程輸入產(chǎn)生輸出代碼800000h。

5.9 數(shù)據(jù)準(zhǔn)備和輸出

DRDY/DOUT引腳具有雙重功能，低電平表示數(shù)據(jù)準(zhǔn)備好，在SCLK的第一個上升沿開始輸出數(shù)據(jù)，MSB優(yōu)先。

5.10 數(shù)據(jù)檢索

等待DRDY/DOUT引腳變?yōu)榈碗娖胶螅ㄟ^施加SCLK信號移出數(shù)據(jù)。需注意在新數(shù)據(jù)更新前完成數(shù)據(jù)檢索，避免數(shù)據(jù)被覆蓋。

6. 功能模式

6.1 偏移校準(zhǔn)模式

在檢索24位數(shù)據(jù)后，施加至少兩個額外的SCLK信號可啟動偏移校準(zhǔn)。校準(zhǔn)完成后，DRDY/DOUT引腳變?yōu)榈碗娖?，第一個轉(zhuǎn)換數(shù)據(jù)即為有效數(shù)據(jù)。

6.2 待機(jī)模式

將SCLK保持為高電平可進(jìn)入待機(jī)模式，此時大部分電路關(guān)閉，僅時鐘源電路工作，以減少喚醒時間。退出待機(jī)模式后，第一個數(shù)據(jù)有效。

6.3 帶偏移校準(zhǔn)的待機(jī)模式

在進(jìn)入待機(jī)模式前，移位25個SCLK信號并將SCLK引腳置高，喚醒后自動進(jìn)行偏移校準(zhǔn)，校準(zhǔn)后的數(shù)據(jù)可直接使用。

6.4 掉電模式

將PDWN引腳保持為低電平可進(jìn)入掉電模式，此時整個ADC電路關(guān)閉，功耗接近零。掉電模式還可重置電路，避免電路鎖定在未知狀態(tài)。

6.5 上電序列

上電時，需按照規(guī)定的PWDN引腳序列操作，確保AVDD和DVDD穩(wěn)定在最低指定電壓以上后，再進(jìn)行相應(yīng)的高低電平切換，使ADC開始正常工作。

7. 應(yīng)用與設(shè)計要點(diǎn)

7.1 典型應(yīng)用 - 稱重秤系統(tǒng)

以ADS1232為例，在稱重秤系統(tǒng)中，可將其配置為通道1輸入、增益為128、10SPS數(shù)據(jù)速率。通過合理連接GAIN[1:0]、A0、TEMP和SPEED等引腳，選擇合適的時鐘源和電源，可實(shí)現(xiàn)高精度的重量測量。

7.2 設(shè)計要點(diǎn)

• 電源供應(yīng)：遵循上電時的PWDN引腳切換序列，確保電源穩(wěn)定。模擬和數(shù)字電源可連接在一起，但數(shù)字電源需干凈，無毛刺和瞬變。可使用低壓差穩(wěn)壓器（LDO）減少開關(guān)電源產(chǎn)生的電壓紋波。
• 布局設(shè)計：
  • 盡量使用專用的PCB接地層，避免在該層布線。若無法實(shí)現(xiàn)連續(xù)接地層，需在ADC處連接各個平面段。
  • 數(shù)字走線應(yīng)遠(yuǎn)離PGA輸出引腳和模擬輸入，采用差分走線方式減少RFI干擾。
  • 在高線性度應(yīng)用中，使用C0G電容作為模擬和參考輸入濾波器以及PGA輸出電容，避免使用高K型電容。
  • 避免DRDY/DOUT引腳使用長走線，若必須使用，可采用串聯(lián)電阻或本地緩沖器。外部時鐘應(yīng)無過沖和毛刺，可使用源端匹配電阻控制反射和過沖。

8. 總結(jié)

ADS1232和ADS1234憑借其高精度、低噪聲、靈活配置等優(yōu)點(diǎn)，成為橋式傳感器應(yīng)用中理想的ADC選擇。在實(shí)際設(shè)計過程中，我們需要根據(jù)具體的應(yīng)用需求，合理配置器件的各項(xiàng)參數(shù)，同時注意電源供應(yīng)和布局設(shè)計等要點(diǎn)，以充分發(fā)揮器件的性能優(yōu)勢，實(shí)現(xiàn)精準(zhǔn)的數(shù)據(jù)采集和處理。希望通過本文的介紹，能幫助各位工程師更好地了解和應(yīng)用這兩款優(yōu)秀的ADC產(chǎn)品。

各位工程師在使用ADS123x的過程中，是否遇到過一些獨(dú)特的問題或有一些巧妙的設(shè)計經(jīng)驗(yàn)?zāi)?？歡迎在評論區(qū)分享交流！